18.613 RAM 18.613 Rechnerrchitekturen und Mikrosystemtechnik http://tms-www.informtik.uni-hmurg.de/ lectures/2007ws/vorlesung/rm Andres Mäder Universität Hmurg Fkultät für Mthemtik, Informtik und Nturwissenschften Technische Aspekte Multimodler Systeme Wintersemester 2007/2008 A. Mäder 1
1 Mikroelektronik 18.613 RAM Gliederung 1. Mikroelektronik Hlleiter Hlleiter-Buelemente Herstellung von Hlleitermteril Verfhren zur Chipherstellung Prozesse und Logikschltungen Speichernde Schltungen Endliche Automten 2. Mikrosysteme 3. VLSI- und Systementwurf 4. Rechnerrchitektur A. Mäder 11
CMOS-Prozesse (cont.) 16. Pssivierung Chipoerfläche decken, Plsmnitridschicht 17. Pd-Kontkte öffnen Zhlreiche Erweiterungen für Sumikron CMOS-Prozesse vergrene Lyer veressern elektrische Eigenschften Bipolr-Trnsistoren Anlog-Schltungen Gte Spcer, seitlich SiO 2 Silizidoerflächen: verringern Kontktwiderstnd zu Metllisierung A. Mäder 121
CMOS-Prozesse (cont.) Kupfer Metllisierung high-k Dielektrik: Gte-Isolierung dicker, weniger Leckströme A. Mäder 122
CMOS-Prozesse (cont.) gestrecktes Silizium: höhere Beweglichkeit A. Mäder 123
CMOS-Gtter NOR vdd NAND vdd c gnd c gnd A. Mäder 124
CMOS-Gtter (cont.) Komplexgtter vdd ( c) c gnd A. Mäder 125
CMOS-Gtter (cont.) Schltungen: negierte monotone oole sche Funktionen Belieiger schltlgerischer Ausdruck ohne Negtion:, Negtion des gesmten Ausdrucks: Ausgng immer negiert je Eingng: ein Pr p-/n-knl Trnsistoren Dulitätsprinzip: n- und p-teil des Gtters n-teil p-teil Logik, ohne Negtion seriell prllel / und prllel seriell / oder Konstruktion 1. n-teil us Ausdruck leiten 2. p-teil dul dzu entwickeln A. Mäder 126
CMOS-Komplexgtter Beispiel: ( c) d (e f ) A. Mäder 127
CMOS-Komplexgtter Beispiel: ( c) d (e f ) A. Mäder 127 gnd c
CMOS-Komplexgtter Beispiel: ( c) d (e f ) c d A. Mäder 127 gnd
CMOS-Komplexgtter Beispiel: ( c) d (e f ) e c d f A. Mäder 127 gnd
CMOS-Komplexgtter Beispiel: ( c) d (e f ) vdd c e c d f A. Mäder 127 gnd
CMOS-Komplexgtter Beispiel: ( c) d (e f ) vdd c d e c d f A. Mäder 127 gnd
CMOS-Komplexgtter Beispiel: ( c) d (e f ) vdd c d e f e c d f A. Mäder 127 gnd
CMOS-Komplexgtter Beispiel: ( c) d (e f ) vdd c d e f e c d f A. Mäder 127 gnd
Trnsmission-Gtes Funktionsweise Schlter in einer Leitung Ansteuerung mit Enle- + Enle-Leitung Pr us p- und n-knl Trnsistoren en Enle Trns P Trns N Wirkung en = 0 sperrt /sperrt Verindung getrennt en = 1 leitet /leitet " geschlossen Äquivlent ei NMOS-Technik: Pss-Trnsistor en A. Mäder 128
Trnsmission-Gtes (cont.) Schltungen Speicherung uf Gte-Kpzitäten qusi -sttische Ltches en en vdd gnd A. Mäder 129
Tristte-Treier Bussysteme Quellen: Bustreier vdd Senken : Gttereingänge Proleme Kurzschluss offene Eingänge Tristte gnd Treier Treier us A. Mäder 130
Tristte-Treier (cont.) Beispiel: Tristte-Inverter Funktionsweise Ausgng elektrisch trennen z.b. mit Trnsmission-Gte 3-Pegel: 0, 1, Z hochohmig vdd en gnd Enle Verindung Ausgng en = 0 getrennt us =Z hochohmig en = 1 geschlossen us = f () en A. Mäder 131
Tristte-Treier (cont.) Tristte-Bussystem pull-up/-down Widerstnd R (offene Eingänge) nur genu ein Treier gleichzeitig ktiv vdd R vdd en ena Treier enb Treier en gnd us gnd A. Mäder 132
prsitäre Effekte Reihenschltung von Trnsistoren Innenwiderstnd leitender Trnsistoren: 1 kω Ausgng schltet durch Widerstnd lngsmer um Reihenschltung von 3 is mx. 4 Trnsistoren (Komplex-) Gtter mit entsprechend wenig Eingängen ggf. ist mehrstufige Logik schneller, z.b. 32-it NOR für = 0 A. Mäder 133
prsitäre Effekte (cont.) Body Effekt / Sustrt Effekt Source T P n Vdd = Sustrt U BS = 0 " T N n Gnd " gilt nicht für innere Trnsistoren in Reihenschltung Trnsmission-Gtes... Auswirkung vergrößerte Rumldungszone: Source-Sustrt die Schwellspnnung UP wächst im dynmischen Betrie wird der Trnsistor lngsmer A. Mäder 134
prsitäre Effekte (cont.) Gnd Vdd Ltch-up Effekt n + n + p + p + R 1 T 2 p n T 1 R 2 prsitäre Bipolr-Trnsistoren: Diffusion, Sustrt, Wnne pnp-trnsistor T 1 leitet, wenn U BE 0, 6 V npn-trnsistor T 2 " A. Mäder 135
prsitäre Effekte (cont.) Ltch-up 1. Spnnungsfll üer R 1 oder R 2 schltet T 1 zw. T 2 ein 2. Der leitende Trnsistor zündet den Zweiten 3. Beide Trnsistoren sind leitend 4. Kurzschluss Auslöser: Spnnungschwnkung R 1 Vdd T 1 T 2 R 2 A. Mäder 136 Gnd
prsitäre Effekte (cont.) Gegenmßnhmen Kleiner Verstärkungsfktor von T1, T 2 Prozessprmeter Räumliche Trennung der p- und n-trnsistoren Lyout Widerstände R 1 und R 2 möglichst klein mchen Wnnen- und Sustrtkontkte Ausgngstreier: komplette Ringe um Trnsistoren ( gurd-ring ) Gnd Vdd p n n p p n + + + + + + R 1 T 2 p n T 1 R 2 A. Mäder 137
prsitäre Effekte (cont.) CMOS-Eigenschften empfindlich gegenüer 1. offenen Eingängen floting gte, Potenzil 1 2 Vdd p- und n-knl Trnsistoren leiten richtige Beschltung 2. elektrosttischen Üerspnnungen ESD (Electrosttic Dischrge) Eingngsschutzschltungen A. Mäder 138
Entwurfsregeln 1. Geometrische Regeln für ds Lyout von Schltungen Miniml- / Mximlgrößen von Strukturen Astndsregeln meist ls Ahängigkeiten üer mehrere Lyer geleitet 2. Elektrische Regeln üer die Verschltung von Elementen (keine Entwurfsregeln im engeren Sinne) Prozessspezifisches Know-How der Chiphersteller Beschrieen durch Listen und Grfiken Liste Grfik Üerprüfung eim Lyout durch Werkzeuge: DRC (Design Rule Check) A. Mäder 139
Entwurfsregeln (cont.) Gründe für Entwurfsregeln 1. Elektrische Rndedingungen edingen geometrische Merkmle A. Mäder 140
Entwurfsregeln (cont.) 2. (Herstellungs-) Prozessedingte Regeln A. Mäder 141
Entwurfsregeln (cont.) 3. Justiertolernzen von Msken A. Mäder 142
zurück [WE94] A. Mäder 143
zurück [WE94] A. Mäder 144