HDI Leiterplatten. Publikationen
|
|
- Norbert Heintze
- vor 7 Jahren
- Abrufe
Transkript
1 Stand der Technik im Hause ILFA Oliver Bürkle Der Parameterkatalog bildet das Gerüst im Hintergrund für die vorliegende Betrachtung des Gerberformates. Schaltungen die aus mind. 3 Lagen und mit mind. einer Blind Via mit oder ohne Buried Via Lage bestehen mit folgenden Parametern: Leiterbahnbreiten und Abstand: > 50µm < 120µm ILFA Layoutklasse:SMD-Mikrofein-/Mikrofeinstleiter Abstand der Innenlagen zueinander >=50µm Bohrungsdurchmesser Blind Via: >= 80µm mit einem Aspect ratio: 1:1 Enddicke: >0,5mm Dielektrikum FR4, RCF, PD, EMV Impedanzkontrolle 455
2 Microbohrungen durch mechanisches Bohren Parameter für das mechanische Bohren von Microvias: - Bei dem mechanischen Bohren von Microvias werden Bohrspindeln mit Umdrehungszahlen größer U/min eingesetzt. - Die Kontrolle der Microbohrung in Z-Achsen-Richtung wird durch das Kontaktbohren sichergestellt. - Bohrwerkzeuge bis 0,050 mm sind heute im Einsatz. 456 Vorteile, die für das mechanische Bohren von Microvias gegenüber den anderen Verfahren sprechen: Kontrolle der zu bohrenden Microbohrungen: Bohren der Sacklöcher(blind vias)- und Durchgangslöcher mit einem Registriersystem, dadurch gute Positioniergenauigkeit der Bohrungen. weniger Verfahrensschritte mehrere SBU-Lagen größere Flexibilität breites Materialspektrum nicht nur Blind Vias höhere Leistung für konventionelles Bohren Hübe/min (abhängig vom Leiterplattenlayout und Maschinentyp) einfachere Anpassung an die Folgeschritte - anhand eines Testcoupons wird ein Querschliff erstellt und vermessen. Hierdurch wird sichergestellt, daß die theoretisch errechnete Tiefe mit dem verpressten Multilayer übereinstimmt. Gegebenenfalls werden Korrekturen vorgenommen. - mit der ermittelten Tiefe wird eine Testbohrung im LP- Zuschnitt durchgeführt und anschließend optisch vermessen.
3 Designregel Designregel 6 (Verbindungen von ) G2 E2 F2 E F 457 Symbol Beschreibung Standard (90% der Gehobener Stand (60% der Führende Gruppe (10% der Spitzenklasse (2 % der A Linewidth outerlayer µm A/x Linewidth outerlayer µm bei < 25 µm Cu B Spacing outerlayer µm B/x Spacing outerlayer bei µm < 25 µm Cu C Linewidth innerlayer µm D Spacing innerlayer µm E Microvia hole size µm F Microvia landing pad µm G Microvia pad µm H Drill size buried hole µm
4 Beispiele aus der Praxis: Spezieller Fertigungsablauf Start: Multilayer sequentieller Aufbau / 8-Lagen / 1-Kern / 3 SBU Lagen 458 Auftrag: 2710 Liefertermin: Kunde: HDI-Seminar Bearbeiter: Bürkle Kundencode: HDI
5 CAM Programme erstellen 2. BFT Programme zuordnen 3. ZUS Material bereitstellen 4. OFT Schutzfolie entfernen 5. OFT Innenlagenvorbehandlung 6. FOT Innenlagen laminieren 7. FOT Innenlagen belichten 8. FOT Entwickeln 9. OFT Leiterbildaufbau 10. OFT Strippen 11. OFT Ätzen 12. OFT Zinn-Strippen 13. QP Opt. Kontrolle AOI 14. OFT Schwarzoxidieren 15. FOT Innenlagen verpressen nach Aufbau B 16. BFT Multilayer röntgenbohren 17. BFT Multilayer umsäumen 18. BFT Bohren mit.k OFT Schutzfolie entfernen 20. OFT Durchkontaktieren 21. FOT Laminieren 22. FOT Belichten 23. FOT Entwickeln 24. OFT Leiterbildaufbau 25. OFT Strippen 26. OFT Ätzen 27. OFT Zinn-Strippen 28. QP Opt. Kontrolle AOI 29. OFT Schwarzoxidieren 30. FOT Multilayer verpressen nach Aufbau C 31. BFT Multilayer röntgenbohren 32. BFT Multilayer umsäumen 33. BFT Multilayer bohren mit.k OFT Schutzfolie entfernen 35. OFT Durchkontaktieren 36. FOT Laminieren
6 FOT Belichten 38. FOT Entwickeln 39. OFT Leiterbildaufbau 40. OFT Strippen 41. OFT Ätzen 42. OFT Zinn-Strippen 43. QP Opt. Kontrolle AOI 44. OFT Schwarzoxidieren 45. FOT Multilayer tempern 46. FOT Multilayer verpressen nach Aufbau D 47. BFT Multilayer röntgenbohren 48. BFT Bohren mit K12,K13,K18,K OFT Schutzfolie entfernen 50. OFT Durchkontaktieren 51. FOT Laminieren 52. FOT Belichten 53. FOT Entwickeln 54. OFT Leiterbildaufbau 55. OFT Strippen 56. OFT Ätzen 57. OFT Zinn-Strippen 58. QP Opt. Kontrolle AOI 59. OFT Entoxidieren 60. SID Lötstopplackbeschichtung 61. FOT Belichten 62. SID Entwickeln / Endhärten 63. BFT Umschnitt fräsen 64. QP Elektronische Prüfung 65. WAK Endkontrolle 66. VES Versenden
7 Ansicht Fertigungsnutzen (BS und LS / 8-Lagen Multilayer) 461
8 Ansicht Einzelplatine (LS 8-Lagen Multilayer) 462
9 Ansicht Einzelplatine (BS 8-Lagen Multilayer) 463
10 Ausschnitt (LS oben, BS unten, 8- Lagenmultilayer) 464
11 Ausschnitt (BS, 8- Lagen Multilayer) 465
12 8-Lagen Multilayer (FR4 / Leiterbahnbreite- und abstand) 466 Leiterbahnbreite 70 µm Abstand 75 µm
13 Querschliffe 8- Lagen Multilayer (FR4) Verbindung (1-2,1-3,3-4-5,5-6-7,7-8) LS 467 BS LS Blind Via, gebohrt 0.30 mm gebohrt in Lage 3 BS
14 8-Lagen Multilayer (FR4 / Buried via)) 468 BS LS BS Buried Via, gebohrt 0.30 mm LS
15 8-Lagen Multilayer (FR4) 469 LS BS LS Blind Via, gebohrt 0.30 mm Buried Via, gebohrt 0.25 mm Lagenabstand 0.10 mm BS
16 8-Lagen Multilayer (FR4) 470 LS BS LS Blind Via, gebohrt Durchmesser 0.15 mm Lagenabstand 0.10 mm Leiterbahnbreite: 0.08mm Leiterbahnhöhe: 0.04mm BS
17 Designregel 1 I H G F E 471 J C D B A B Symbol Beschreibung Standard (90% der Gehobener Stand (60% der Führende Gruppe (10% der Spitzenklasse (2% der A Linewidth outerlayer 150 µm 125 µm 125 µm 100 µm A/x Linewidth outerlayer 150 µm 125 µm 100 µm 75 µm bei < 25 µm Cu B Spacing outerlayer 150 µm 125 µm 125 µm 100 µm B/x Spacing outerlayer bei 150 µm 125 µm 125 µm 100 µm < 25 µm Cu C Linewidth innerlayer 125 µm 100 µm 100 µm 75 µm D Spacing innerlayer 125 µm 100 µm 100 µm 75 µm E Microvia hole size 300 µm 125 µm 125 µm 100 µm F Microvia landing pad 500 µm 300 µm 300 µm 250 µm G Microvia pad 500 µm 300 µm 300 µm 250 µm H Drill size through hole 450 µm 300 µm 250 µm 200 µm I1 Pad size through hole, 750 µm 500 µm 450 µm 400 µm outerlayer I2 Pad size through hole 950 µm 700 µm 650 µm 550 µm innerlayer J E / J (aspect ratio) 1: 0,5 1: 0,5 1: 0,5 1: 1
18 Beispiel: Designregel 1 4-Lagen Multilayer (RCF) (Vebindung 1-2, 2-3, 1-4) 472 Blind Via gebohrt 0.15 mm Buried Via gebohrt 0.40 mm Blind Via, gebohrt Durchmesser 0.15 µm Lagenabstand 0.05 mm (RCF)
19 Designregel 2 Designregel 2 (Verbindung von 1-2, 3-4, 5-6, 1-6) 6 Lagen mit Microvias, vergrabenen Kontaktlöchern (Buried Vias) und Durchkontaktierung Lagen mit Microvias und Durchkontaktierungen
20 Der europäische Trendbericht Symbol Beschreibung Standard (90% der Gehobener Stand (60% der Führende Gruppe (10% der Spitzenklasse (2% der A Linewidth outerlayer 150 µm 125 µm 125 µm 100 µm A/x Linewidth outerlayer 150 µm 125 µm 100 µm 75 µm bei < 25 µm Cu B Spacing outerlayer 150 µm 125 µm 125 µm 100 µm B/x Spacing outerlayer bei 150 µm 125 µm 125 µm 100 µm < 25 µm Cu C Linewidth innerlayer 125 µm 100 µm 100 µm 75 µm D Spacing innerlayer 125 µm 100 µm 100 µm 75 µm E Microvia hole size 300 µm 125 µm 125 µm 100 µm F Microvia landing pad 500 µm 300 µm 300 µm 250 µm G Microvia pad 500 µm 300 µm 300 µm 250 µm H Drill size through hole 450 µm 300 µm 250 µm 200 µm I1 Pad size buried hole, 500 µm 500 µm 450 µm 400 µm outerlayer I2 Pad size buried hole 700 µm 700 µm 650 µm 550 µm innerlayer J E / J (aspect ratio) 1: 0,5 1: 0,5 1: 0,5 1: 1 K1 Pad size through hole, 550 µm 500 µm 450 µm 400 µm outerlayer K2 Pad size through hole 700 µm 700 µm 650 µm 550 µm Innerlayer L L/E (aspect ratio) Microvia M Min. core thickness 0,10 mm 0,10 mm 0,075 mm 0,075 mm power/power M Min. core thickness 0,15 mm 0,15 mm 0,10 mm 0,075 mm Signal/signal N Core thickness (buried multilayer) Min: 0,40 mm Max: 0,80 mm Min: 0,40 mm Max: 0,80 mm Min: 0,30 mm Max: 1,40 mm Min: 0,30 mm Max: 1,40 mm Copper thickness 15 µm 15 µm 13 µm 13 µm Through hole Copper thickness 15 µm 15 µm 13 µm 13 µm Buried hole Copper thickness 10 µm 10 µm 8 µm 8 µm Microvia Basematerial FR4 FR4 FR4 Tg>160 C FR4 Tg>160 C Material for HDI-layer RCF, FR4 Liquid dielectricum RCF, FR4 Liquid dielectricum RCF, FR4 Liquid dielectricum, wirh higher Tg RCF, FR4 Liquid dielectricum, with higher Tg Number of HDI-ayer 1 of both sides 1 of both sides 2 of both sides 2 of both sides Board construction Symetrical Symetrical Symetrical Symetrical (Quelle: VdL mit den Unternehmen AT&S, STP, SCHWEIZER, FUBA, PHILIPS, PPE)
21 Beispiel: Designregel 2 6-Lagen Multilayer (RCF) Verbindung (1-2, 2-5, 5-6, 1-6) 475 Blind Via 0.15 mm Blind Via gebohrt 0.15 mm Buried Via gebohrt 0.40 mm Blind Via, gebohrt Durchmesser 0.15 mm
22 6-Lagen Multilayer FR4 Verbindung (1-2, 2-3, 3-4, 4-5, 5-6, 1-6) 310µm µm Tiefe 330µm Dm 310 µm 315µm
23 Quelle Designregel Siehe europäischer Trendbericht 1999 über Leiterplatten mit hohen Integrationsdichten ( HDI-High Density Interconnect PWBs) Herausgegeben von GMM VDE/VDI-Gesellschaft Mikroelektronik, Mikro und Feinwerktechnik Seite
IPC Teil: 4. Basis Material für HDI. Eine grosse Auswahl
IPC Teil: 4 Basis Material für HDI Eine grosse Auswahl IPC-9691 IPC-4562A IPC-4563 IPC-4121 IPC-4104 IPC-4101C? FR4 FR4 High Tg FR4 BFR Free FR4 IL DATA from CAM IPC Standards for HDI Base Material Standards.
MehrWebinar: HDI Design Empfehlungen HDI Design Guide. Würth Elektronik Circuit Board Technology
Webinar: HDI Design Empfehlungen HDI Design Guide Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 02.07.2013 Agenda Nomenklatur und Begriffe Warum Microvia Technik? Möglichkeiten Kosten
MehrWebinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology
Webinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 04.09.2013 Agenda Zusammenfassung Webinar HDI 1 Entflechtung BGA
MehrKurze Einführung zum Begriff HDI
Dipl.-Ing. Rüdiger Vogt Alcatel SEL AG Stuttgart Industrial Engineering & Qualification Center Abt.: ZS/OEP Tel.: 0711 821 44668 Fax: 0711 821 45604 email: R.Vogt@alcatel.de 1 Vorwort Der Begriff HDI ist
MehrEmpfehlungen für das fertigungsgerechte Design
HDI/SBU-Schaltungen Empfehlungen für das fertigungsgerechte Design Die HDI/SBU-Technologie hat sich in den letzten Jahren von der Sondertechnologie zum Mainstream gewandelt und bietet hier für die meisten
MehrSignalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs Seite 1
Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs 02.09.2015 Seite 1 www.we-online.de Agenda Einleitung fine pitch BGAs und Impedanz Betrachtung verschiedener BGAs in Verbindung
MehrUNTERNEHMEN. Forschungsschwerpunkt Technologien der Mikroperipherik 1
UNTERNEHMEN 1 CONday Hochfrequenz-Technologie Berlin, 13. Mai 2014 Höchste Datenraten und Frequenzen: Herausforderungen an das PCB-Design Referenten: Uwe Maaß/Christian Ranzinger 2 Herzlich Willkommen
MehrHDI Leiterplatten Technologie
HDI Leiterplatten Technologie Albert Schweitzer Fine Line Gesellschaft Für Leiterplattentechnik mbh Itterpark 4, D-40724 Hilden Copyright Fine Line 28.02.2017 Vers. 2.0 Inhaltsangabe Inhalt Allgemeines
MehrWebinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten
Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 01.10.2013 Agenda S Impedanz und Leiterplatte I Materialaspekte/
MehrHerstellung einer Multilayer Leiterplatte kurz und bündig erklärt
Herstellung einer Multilayer Leiterplatte kurz und bündig erklärt Albert Schweitzer Fine Line Gesellschaft für Leiterplattentechnik mbh Itterpark 4, D-40724 Copyright Fine Line 07.10.2016 Vers. 1.0 Allgemeines
MehrÜber Schoeller-Electronics
Über Schoeller-Electronics Eckdaten Umsatzverteilung nach Branchen Über 50 Jahre Erfahrung in der Produktion von Leiterplatten in Deutschland Avionics & Defence 21% Automotive 15% Communication 2% 250
MehrIPC Normungen zum Bereich Micro Vias/HDI
IPC Normungen zum Bereich Micro Vias/HDI Lars-Olof Wallin IPC European Representative Was ist gut in Österreich? Ordnung! Hochindustrialisiert! Grosses Exportvolumen! Hightech Produkte! Hohe Qualität und
Mehr20 Jahre HDI Technologie Wie geht es weiter?
20 Jahre HDI Technologie Wie geht es weiter? Hubert Haidinger, Director Product Engineering Oktober 2014 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Fabriksgasse 13 A-8700 Leoben Tel
MehrDESIGN GUIDE Version 1.1. HDI Design Guide
DESIGN GUIDE Version 1.1 HDI Design Guide Durchgehende Vias oder Microvias? Auch eine Frage der Zuverlässigkeit! Through hole vias or microvias? It is also a question of reliability! In den IPC-2221A/IPC-2222
MehrWebinar HDI Microvia Technologie - Kostenaspekte
Webinar HDI Microvia Technologie - Kostenaspekte www.we-online.de HDI - Kostenaspekte Seite 1 01.07.2014 Agenda - Webinar HDI Microvia Technologie Kostenaspekte Gründe für den Einsatz von HDI Technologie
MehrKostenfaktoren bei der Herstellung von Leiterplatten. Vortrag. Albert Schweitzer FINELINE Switzerland 25.05.2016 Vers. 1.1
Kostenfaktoren bei der Herstellung von Leiterplatten Vortrag Albert Schweitzer FINELINE Switzerland 25.05.2016 Vers. 1.1 Inhaltsangabe Inhalt Allgemeines Herstellung einer Multilayer Leiterplatte Schritt
MehrRegionalgruppe Berlin HDI - Signalintegrität
Regionalgruppe Berlin HDI - Signalintegrität www.we-online.de FED Regionalgr. Berlin Seite 1 03.02.2016 Agenda HDI Zuverlässigkeit IST Material Via Filling Design Rules - Fine Pitch BGAs Kosten Miniaturisierung
MehrLEITERPLATTEN- HERSTELLUNG
LEITERPLATTEN- HERSTELLUNG Gars, 25.05.2009 Johann Hackl Anwendungsentwicklung Häusermann GmbH I A-3571 Gars am Kamp I Zitternberg 100 I Tel.: +43 (2985) 2141 0 I Fax: +43 (2985) 2141 444 I E-Mail: info@haeusermann.at
MehrBohrungen. Publikationen
Einleitung 1. Montagebohrungen Ulrich Wagner / Arnold Wiemers Die Leiterplattentechnik ist bedingtermaßen eng mit der Chiptechnologie verbunden. Die Entwicklung der Leiterplatte ist deshalb genauso rasant
MehrMultilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers
Multilayersysteme Voraussetzung für die schnelle Verarbeitung hoher Datenraten Arnold Wiemers Bayern Innovativ 25.01.2005 Arnold Wiemers Multilayersysteme 1 Die Kommunikationsart verändert sich über Text
MehrProduktionstechnologien + Herstellbarkeit von HDI Leiterplatten mit Mehrfach-Microvialagen
High Density Interconnect Produktionstechnologien + Herstellbarkeit von HDI Leiterplatten mit Mehrfach-Microvialagen Der nachfolgende Beitrag wurde grösstenteils im Rahmen des vom BMBF geförderten Verbundprojekts
MehrLeiterplatten Europaproduktion
Leistungen unserer Europaproduktion Wir beschaffen für Sie Leiterplatten bis zu 48 Lagen von unseren europäischen Lieferanten mit denen wir bereits eine jahrelange Geschäftsbeziehung pflegen. Dabei steht
MehrProzeße, Möglichkeiten und Strategien für komplexere Baugruppen. Das Pluggen von Leiterplatten
Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen Das Pluggen von Leiterplatten von Kurt Schrader und Arnold Wiemers Vorwort (Folie 1) Folie 1 Das CAD-Layout eines SMD-Fine-Pitch-Bausteines
MehrMultilayer-Bauplan. CAD und CAM Spezifikationen. Multilayer-Bautyp 4M15FR4I93K35
1.0 Anwendung Der auplan eines Multilayers legt seine technischen Eigenschaften fest (Stabilität, Lagenanzahl, Impedanz, EMV-Verhalten) und die Vorgaben für den Ablauf der einzelnen Produktionsschritte
MehrLeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 11 KAPITEL 1 Graphische Symbole... 5 KAPITEL 2 Konzeption eines Multilayers... 8 KAPITEL 3 Basismaterial... 20 KAPITEL 4 Prozessierbare Kupferdicken...
MehrROGERS RO 4000 Basismaterial für Hochfrequenzanwendungen. FED-Regionalsitzung Dez.2012 1
ROGERS RO 4000 Basismaterial für Hochfrequenzanwendungen FED-Regionalsitzung Dez.2012 1 1. Rogers RO 4000 - Eigenschaften Rogers 4000 Serie = Hochfrequenzmaterial auf Polymerbasis - glasfaserverstärkt
MehrBasisline Level 1 Leiterplattenherstellung mit mechanischer Durchkontaktierung
FERTIGUNGSLINIEN Seite 2 / 12 Basisline Level 1 Leiterplattenherstellung mit mechanischer Durchkontaktierung Original Bungard positiv fotobeschichtete Platten CNC-Bohren und Fräsen (BUNGARD CCD/2) Vakuum
MehrTenting plugging Filling
Design Tip Tenting plugging Filling Via Tenting Tented Via Type i-a einseitig mit Dry Film überdeckt covered up with dry film on one side Tented Via / Via Tenting Type i-b beidseitig mit Dry Film überdeckt
MehrImpedanz: Surface Microstrip
: Surface Microstrip 173 1.0 Anwendung Für das Layout impedanzkontrollierter Multilayer kann die signalführende auf eine Außenlage über eine Potentialreferenz gelegt werden. 2.0 Surface Microstrip 2.1
MehrLeiterplattenpraxis. Beispiele Layout und Produzierfähigkeit
Leiterplattenpraxis Beispiele Layout und Produzierfähigkeit 22.11.2016 1 Agenda 1. Informationsübergabe 1.1 Dokumentation/Spezifikation 1.2 Beispiel Vollständigkeit 1.3 Beispiel Verständlichkeit 1.4 Datenformat
MehrSystemumstellung Das CAD System. Rainer Asfalg Customer Marketing Manager Europe
Systemumstellung Das CAD System Rainer Asfalg Customer Marketing Manager Europe HDI PLATTFORMEN Plattform Miniaturisierung Packaging Substrate High Performance Applikationen Diese Technologie ist die Spitzentechnik
MehrHarmonisierung von Multilayeraufbauten
Harmonisierung von Multilayeraufbauten Von Wolfgang Kühne, Mittelstaedt Elektronik Leiterplattentechnik Berlin Immer wieder kommt der Wunsch nach Standardisierung von Mehrlagenleiterplatten auf. Allerdings
MehrIPC Teil: 3A. IPC Richtlinien für Design von HDI. Die Geburt der HDI Leiterplatte
IPC Teil: 3A IPC Richtlinien für Design von HDI. Die Geburt der HDI Leiterplatte Elektronikkonstruktion CAD CAM Produktspezifikation Bauteiledaten Elektroschaltplan Elektronikkonstruktion CAD CAM Netzplan
MehrSteg Dicke. Kupfer. a) Pad : ØIsolation ØPad + 0.6mm ØPad ØBohrung + 0.4mm b) Bohrung : ØIsolation ØBohrung + 0.6mm. Ø Pad
1.0 Anwendung Powerplanes sorgen für die Stromversorgung der Schaltung auf der Leiterplatte. Wegen der großen Metallfläche wirken Powerplanes zudem als Wärmeableiter und als Abschirmung. Powerplanes können
MehrJenaer Leiterplatten GmbH. Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen. www.jlp.de Seite 1
Jenaer Leiterplatten GmbH Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen www.jlp.de Seite 1 Vorwort Die zunehmende Dichte von elektronischen Bauteilen und die damit einhergehende
MehrInsulated Metal Substrate (IMS) im Porträt. www.we-online.de/waermemanagement Seite 1
Webinar am 2. Februar 2016 Referent: Bert Heinz www.we-online.de/waermemanagement Seite 1 03.02.2016 2. Februar 2016 I 09.30 Uhr Insulated Metal Substrate (IMS) im Porträt Motorsteuerung, Stromumwandlung
MehrKostenfaktoren bei der Herstellung von Leiterplatten
Kostenfaktoren bei der Herstellung von Leiterplatten Albert Schweitzer Fine Line Gesellschaft Für Leiterplattentechnik mbh Itterpark 4, D-40724 Copyright Fine Line 21.03.2017 Vers. 1.4 Inhaltsangabe Inhalt
MehrFlexible und starr-flexible Schaltungen
Flexible und starr-flexible Schaltungen Empfehlungen für head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: adrian.heller@head-electronic.de
MehrKostentreiber der Leiterplatte Seite 1
Kostentreiber der Leiterplatte 09.05.2017 Seite 1 www.we-online.de Agenda Die Kostentreiber Die Nutzenauslastung Die Materialauswahl Kupferpreisentwicklung Mechanische Bearbeitung Erweiterte Technologien
MehrEmbedded Component Technology Zukunftsweisende Lösungen
Embedded Component Technology Zukunftsweisende Lösungen Embedded Component Technology Zukunftsweisende Lösungen Ihre Referenten heute Jürgen Wolf Forschung und Entwicklung juergen.wolf@we-online.de +49
MehrDesigner-Tag. 15. Juni 2010 Würzburg. Arnold Wiemers. LA - LeiterplattenAkademie GmbH. Anforderungen an das Design von Leiterbildstrukturen 85µm
Designer-Tag 15. Juni 2010 Würzburg Arnold Wiemers LA - LeiterplattenAkademie GmbH Anforderungen an das Design von Leiterbildstrukturen 85 Ergebnisse aus dem Projekt tan α1 ISW / Arnold Wiemers In Zusammenarbeit
MehrLeiterplatten 6 Hochschulseminar
Agenda Montag, 8. September 2014 1. Abschnitt Eine kurze Einführung in die historische Entwicklung der Designstrategie, sowie der Leiterplatten- und Baugruppentechnologie. Information zu den vorliegenden
MehrLeiterplattentechnologien. Hartwig Jäger
Leiterplattentechnologien Ideen für Ihre Produkte Faltflex in PCB Hartwig Jäger FAE für Starr-Flex & Reinflex + EMI Embedded Multilayer Inductances August 2012 Faltflex Planarspule Vorstellung von unterschiedlichen
MehrEmbedding Technologie Design Guide
DESIGN GUIDE EMBEDDING TECHNOLOGIE Version 2.0 Februar 207 Embedding Technologie Design Guide www.we-online.de Embedding Technologie Die Zukunft der Elektronik tendiert zu höherer Zuverlässigkeit, mehr
MehrKapitelübersicht Seminar Leiterplatten 1 20150122 Folie KAPITEL 1 Anforderungen an Leiterplatten... 2 KAPITEL 2 Graphische Symbole... 14 KAPITEL 3 Leiterplattenklassen... 17 KAPITEL 4 Fertigungsablauf
MehrLeiterplatten 1. Arnold Wiemers. LeiterplattenAkademie. Seminar
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 1 drc2 Eine Einführung in die aktuellen Produktionstechnologien mit Berücksichtigung der elementaren Designregeln für CAD und CAM Wer wird mit
MehrWir beflügeln Prototypen.
Wir beflügeln Prototypen. Andreas Contag, Inhaber Vorwort Wie ließe sich die Unternehmensphilosophie von zusammenfassen? Am ehesten mit dem Satz: Wir sind anders als die anderen! Aber nicht irgendwie anders,
MehrWir füllen die Lücken!
Beitrag über das Füllen von Blind Microvias und Through Holes von Dr. Michael Dietterle, Leiter Arbeitsgruppe Kupfer, Dr.-Ing. Max Schlötter GmbH & Co. KG, Geislingen/Steige [Erschienen in der WOMag 05/2014]
MehrFertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers
Fertigungsgerechtes Design und Fertigungsgerechte Daten aus der Sicht des Leiterplatten-Herstellers Copyright (C) 2000 by: L. Zitzmann GmbH und die EDA-EXPERTEN Alle Rechte vorbehalten! Nachdruck oder
MehrTechnische Parameter von Leiterplatten, die durch Techno-Service S.A. hergestellt werden
Technische Parameter von Leiterplatten, die durch Techno-Service S.A. hergestellt werden jh Inhaltsverzeichnis 1. Parameter der Basismaterialien, die bei der Produktion von Leiterplatten eingesetzt werden...
MehrWEdirekt Design Guide für Leiterplatten des Online-Shops
DESIGN GUIDE 10/16 WEdirekt Design Guide für Leiterplatten des Online-Shops MORE TECHNOLOGY THAN YOU EXPECT Leiterbild Lötstopplack und Servicedruck Außenlagen Lötstoppmaske Lötstoppmaske Freistellung
MehrLeiterplatte. Glossar Leiterplatte
Glossar Leiterplatte 1 Index Leiterplatte AR, aspect ratio Europakarte FPC, flexible printed circuitry HDI, high density interconnect IPC, association connecting electronics industries Leiterbahn Leiterplatte,
MehrWebinar. Projektplanung & EDA-Vorführung.
Webinar Projektplanung & EDA-Vorführung www.we-online.com Webinar Projektplanung & EDA-Vorführung Überblick über die Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise für neue Projekte EDA
MehrOrCAD Layout Plus Multilayer
OrCAD Layout Plus Multilayer Dipl.- Ing. J. Frei Dipl.- Ing. R. Frankemölle Lehrmaterial - Nur für den hochschulinternen Gebrauch! 7 Layout Layout Multilayer 9-1 Layout Layout Multilayer Prinzipieller
MehrLeiterplatten Pool-Service
Leiterplatten Pool-Service Sehr geehrte Kunden, bitte prüfen Sie vor Zusendung Ihrer Gerber-und Bohrdaten dass Ihre Daten den Richtlinien der Spezifikation im Pool entsprechen!!! Material und Startkupferstärken
Mehrby MOS Schnell - preiswert - Serienqualität leiterplattentechnik für die zukunft
Pool Plus by MOS Schnell - preiswert - Serienqualität printed circuit board AUSFÜHRUNG IMS-Ma NEU terial (A luminiu Basisp reis: 28 8 L (vorbeh ieferzeit: 6 altlich M AT ater ialverfü m) gbarke 2 Lagen
MehrGrundlagen der Leiterplatten- Baugruppen- Entwicklung und Fertigung
Grundlagen der Leiterplatten- Baugruppen- Entwicklung und Fertigung Dipl.-Ing. Wolf-Dieter Schmidt 1. Übersicht 1.1. Hintergründe 1.2. Ziel dieser Vorlesung 1.3. Untergliederung des Lehrstoffes 1.4. Begriffsbestimmungen
MehrUTM. UTM steht als Kurzbegriff für Ultra-Thin-Multilayerboards
UTM UTM steht als Kurzbegriff für Ultra-Thin-Multilayerboards Als UTM werden Multilayer-Bautypen klassifiziert, wenn deren Innenlagen ausschließlich aus Laminaten mit 50µm Materialdicke (oder weniger)
MehrUnternehmens-Vorstellung
Unternehmens-Vorstellung Firmensitz Schwäbisch Gmünd Allgemeine Unternehmensdaten Eckdaten 1971 Gründung der Vaas Industrie-Elektronik GmbH durch Wolfgang Vaas Firmenzweck ist die Fertigung von Leiterplatten
MehrLeiterplatten. Glossar Leiterplatten
Glossar Leiterplatten 1 Index Leiterplatten AR, aspect ratio Feinleitertechnik FPC, flexible printed circuitry HDI, high density interconnect IPC, association connecting electronics industries Leiterbahn
MehrWebinar: Wärmemanagement 2013 Würth Elektronik Circuit Board Technology
Webinar: Wärmemanagement 2013 Würth Elektronik Circuit Board Technology www.we-online.de/waermemanagement Seite 1 04.06.2013 Agenda Grundlagen Wärmemanagement Möglichkeiten der Entwärmung Anwendungen www.we-online.de/waermemanagement
MehrWeitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1
Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1 Leiterplattentechnik im Wandel Der zunehmende Einsatz von erneuerbaren Energien und CO 2 -reduzierten Antriebstechniken
MehrTechnologietag. Spezielle Leiterplatten-Technologien 23.04.09
Technologietag Spezielle Leiterplatten-Technologien 1 Was kommt alles aus der Schweiz? Schokolade Uhren 2 und natürlich 3 Leiterplatten!!! 4 Willkommen in der Welt der Hoch-Technologie-Leiterplatten 5
MehrDesign Konferenz Niedernhall
Design Konferenz Niedernhall 11.05.2017 Wärmemanagement / WÜRTH ELEKTRONIK www.we-online.de/waermemanagement Seite 1 15.05.2017 Agenda Bert Heinz Produktmanager Wärmemanagement bert.heinz@we-online.de
Mehrby MOS Schnell - preiswert - Serienqualität LEITERPLATTENTECHNIK FÜR DIE ZUKUNFT
Pool Plus by MOS Schnell - preiswert - Serienqualität PRINTED CIRCUIT BOARD NEU IMS-Material (Aluminium) Basispreis: 288 Lieferzeit: 6 AT (vorbehaltlich Materialverfügbarkeit) 2 L A G E N 2 2 2» 4 AT 4
MehrBypässe für hohe Ströme Wirelaid - Partielle Hochstromlösungen, Technologie und Anwendung. www.we-online.de
Bypässe für hohe Ströme Wirelaid - Partielle Hochstromlösungen, Technologie und Anwendung www.we-online.de Agenda Einführung Design Guide Thermische Betrachtung Preisvergleich, thermische Betrachtung WIRELAID
MehrOperation Guide AFB 60. Zeiss - Str. 1 D-78083 Dauchingen
Operation Guide AFB 60 Zeiss - Str. 1 D-78083 Dauchingen PCB automation systems AFB 30/60/90 Die flexiblen Puffer der Baureihe AFB werden zwischen zwei Produktionslinien eingesetzt, um unterschiedliche
MehrKontaktierung kleinster Testpunkte (150µm) mit Vision Guided Fine-Pitch Contacting Station basierend auf NI IMAQ
Kontaktierung kleinster Testpunkte (150µm) mit Vision Guided Fine-Pitch Contacting Station basierend auf NI IMAQ Laurent Chatard & Joachim Glaess - Konrad Technologies Überblick Konrad Technologies Kontaktierung
MehrKupferbäder. Wir füllen die Lücken! technische Kupferverfahren. Gleichstromverfahren Reverse-Pulse-Plating Verfahren Blind-Micro-Via Verfahren
Kupferbäder Wir füllen die Lücken! technische Kupferverfahren Gleichstromverfahren Reverse-Pulse-Plating Verfahren Blind-Micro-Via Verfahren www.schloetter.de Kupferbad SLOTOCOUP SF 30 Das Glanzkupferbad
Mehrleiterplattentechnik für die zukunft
A5 BAB-Basel Höfen Calmbach BAB-Karlsruhe BAB-Ausfahrt Pforzheim-West Pforzheim A8 BAB-Dreieck Leonberg B294 Neuenbürg Renningen B295 Weil der Stadt Calw A81 BAB- Singen Oberkollwangen Kentheim Bad Teinach
MehrIST Interconnect Stress Test
IST Interconnect Stress Test Zuverlässigkeitstest an Leiterplatten Technologietag Eltroplan Endingen, 7.- 8. April 2011 Hermann Reischer/Polar Instruments GmbH Was ist Zuverlässigkeit? Zuverlässigkeit
MehrRegeln Regel n für di ür e di Nutzen ges tzen ges ltun tun Sven N ehrd r ic i h Jenaer aer L eit ei er t p er lat l t at en Gm G b m H www.jlp.
Regeln für die Nutzengestaltung Sven Nehrdich Jenaer Leiterplatten GmbH www.jlp.de Seite 1 Aktuelle Eckdaten Standardleiterplatten von 1 bis 24 Lagen mit allen Marktüblichen Oberflächen mehrlagige Starr/Flexible
Mehr17. FED Konferenz Magdeburg. 26. September Finale. Claudia Mallok / Gerhard Eigelsreiter / Arnold Wiemers. Das Projekt. Die Leiterplatte 2010
17. FED Konferenz Magdeburg 26. September 2009 Finale Claudia Mallok Gerhard Eigelsreiter Arnold Wiemers Das Projekt Die Leiterplatte 2010 1 1. Das Projekt Die Leiterplatte 2010 Die Idee Die LP2010 steht
MehrLayoutvorgaben für DESY Leiterplatten Version 3.0
Layoutvorgaben für DESY Leiterplatten Version 3.0 1. Anforderungen an Vorlagen für DESY Leiterplatten Jede DESY-Leiterplatte ist mit einer Leiterplatten-Nummer zu kennzeichnen. Die LP-Nummer wird ausschließlich
MehrAutomatic PCB Routing
Seminarvortrag HWS 2009 Computer Architecture Group University of Heidelberg Überblick Einführung Entscheidungsfragen Restriktionen Motivation Specctra Autorouter Fazit: Manuell vs. Autorouter Quellenangaben
MehrCompactPCI Steckverbinder gemäß PIGMG 2.0 Rev. 3.0
CompactPCI Steckverbinder gemäß PIGMG.0 Rev. 3.0 Allgemein Die PCI Industrial Computer Manufacturers Group (PICMG) hat Ende 1999 die neue Revision 3.0 der CompactPCI Core Spezifikation vorgestellt. Die
MehrMaster-Präsentation CONTAG 2018 (deutsch) Stand:
Master-Präsentation CONTAG 2018 (deutsch) Stand: 11.07.18 Ergänzungen, Löschungen und Speicherungen in diesem Master sind nur durch GST zulässig. Grundsätzlich Speichern unter verwenden! Nicht benötigte
MehrStarrflex in Verbindung mit USB3
Starrflex in Verbindung mit USB3 Würth Elektronik Circuit Board Technology Webinar am 10.10.2017 Referent: Andreas Schilpp www.we-online.de Seite 1 11.10.2017 Agenda Schnittstellen Signalintegrität bei
MehrPCB-Technologien für moderne Elektronik. Referent: Christian Ranzinger, CTO CONTAG AG
PCB-Technologien für moderne Elektronik Referent: Christian Ranzinger, CTO CONTAG AG Industrietrends Aktuelle IPC-Studie adressiert folgende Schwerpunkte (Mix aus Anforderung und Lösung) Miniaturisierung
MehrWir beflügeln Prototypen.
Wir beflügeln Prototypen. crete Der Prototypen- Spezialist Sie suchen einen Partner, der Ihre Ansprüche bei der Express- und Prototypenfertigung von Leiterplatten mit größter Zuverlässigkeit erfüllt? Und
MehrHäusermann, Light&Building, Frankfurt - Halle 4, Stand G14. HSMtec-Leiterplatten attraktive Alternative zur IMS-Technologie
Häusermann, Light&Building, Frankfurt - Halle 4, Stand G14 LED-Technik/Wärmemanagement HSMtec-Leiterplatten attraktive Alternative zur IMS-Technologie Das österreichische Unternehmen Häusermann erreicht
MehrInh. Dipl. Ing. Mario Blunk Buchfinkenweg 3 99097 Erfurt / Deutschland
Inh. Dipl. Ing. Mario Blunk Buchfinkenweg 3 99097 Erfurt / Deutschland Telefon 0176 2904 5855 / 0361 6022 5184 Email mario.blunk@blunk electronic.de Internet www.blunk electronic.de Doc. Vers. 8 CadSoft
MehrCharakterisierung von Dickfilmpasten
Charakterisierung von Dickfilmpasten Diskussionssitzung Materialcharakterisierung, Bochum 31.3.2011 Christina Modes W.C. Heraeus GmbH / TFD-TH Gliederung Dickfilmtechnologie Dickfilmpasten Charakterisierung
MehrWebinar. ECT Best Practice: Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? www.we-online.de/embedding
Webinar ECT Best Practice: Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? ECT Best Practice Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? Grundlegende
MehrWir beflügeln Prototypen.
Wir beflügeln Prototypen. Andreas Contag, Inhaber Vorwort Wie ließe sich die Unternehmensphilosophie von zusammenfassen? Am ehesten mit dem Satz: Wir sind anders als die anderen! Aber nicht irgendwie anders,
MehrUnternehmens-Vorstellung
Unternehmens-Vorstellung Firmensitz Schwäbisch Gmünd Allgemeine Unternehmensdaten Eckdaten 1971 Gründung der Vaas Industrie-Elektronik GmbH durch Wolfgang Vaas Firmenzweck ist die Fertigung von Leiterplatten
MehrBetrachtungen zum Thema Registrieren von HDI Leiterplatten. Aspects of Registration of HDI Boards. Dr. Konrad Wundt
Betrachtungen zum Thema Registrieren von HDI Leiterplatten Aspects of Registration of HDI Boards Dr. Konrad Wundt mie Multiline International Europa L.P. Seite 1 von 23 1 Allgemeine Betrachtungen Das Registrieren
MehrOhmmeter auf einseitiger Leiterplatte im Gehäuse.
Ohmmeter auf einseitiger Leiterplatte im Gehäuse. Zu dem Widerstandsmessgerät von Dietmar Schröder habe ich eine einseitige Leiterplatte für ein passendes preiswertes Zweischalengehäuse entworfen habe.
MehrStone-Veneer. Die neue Leichtigkeit des Steins
31.10.2006 Architekten und Designern bieten sich mit Stone-Veneer völlig neue Gestaltungsmöglichkeiten mit Leichtgewichten wie Holzwerkstoffe oder Wabenplatten als Trägermaterialien. Besonders schön zeigt
MehrCONday Hochfrequenz-Technologie
CONday Hochfrequenz-Technologie Berlin, 13. Mai 2014 Einfluss von Prozess- und Materialtoleranzen auf das Hochfrequenz - PCB-Design Referenten: Christian Tschoban/Christian Ranzinger 1 Einfluss Ätztechnologie
MehrCoole Konzepte Wärmemanagement und Kühlung in der Leiterplatte
GLOBALISIERUNG NEW WORK MOBILITÄT INDIVIDUALISIERUNG URBANISIERUNG NEO-ÖKOLOGIE Coole Konzepte Wärmemanagement und Kühlung in der Leiterplatte SILVER SOCIETY KONNEKTIVITÄT NEUES LERNEN Ferdinand Lutschounig
MehrTechnologies for Innovative Solutions.
Technologies for Innovative Solutions www.we-online.com Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente,
MehrIST Interconnect Stress Test Zuverlässigkeitstest an Leiterplatten. Hermann Reischer/Polar Instruments GmbH
IST Interconnect Stress Test Zuverlässigkeitstest an Leiterplatten Hermann Reischer/Polar Instruments GmbH Was ist Zuverlässigkeit? Zuverlässigkeit ist die Wahrscheinlichkeit, dass ein Produkt die beabsichtigte
Mehr12. Platinenherstellung
Andere Bezeichnungen: Englische Bezeichnung: Leiterplatte, gedruckte Schaltung PCB (Printed Circuit Board) Aufgabe: Mechanische Befestigung und elektrische Verbindung der Bauelemente Grundmaterial: (Glas-)Faserverstärktes
MehrWärmemanagement bei Leiterplatten
TEC REPORT Ausgabe 01 ärmemanagement bei Leiterplatten Dieser Beitrag beschreibt die von ürth Elektronik eingesetzte Heatsinktechnik anhand des Anwendungsbeispiels maxon compact drive. Außerdem wird beschrieben,
MehrKompaktheit in einer neuen Dimension C 600 besser fräsen
besser fräsen 158 542 2264 2206 2044 3163 max. 2750 (min. 2365 mm) 2680 1995 1147 210 1641 570 640 135 73 640 Kühlmitteltankverlängerung nur bei IKZ 2490 2368 1705 850 100 630 1165 1775
Mehr14. Kapitel / Arnold Wiemers
14. Kapitel / Arnold Wiemers Starrflexible Leiterplatten Mehr Komplexität für einfache Lösungen Starrflexible Baugruppen sind etabliert Noch vor wenigen Jahren waren starrflexible Leiterplatten eher ein
MehrStarrflex 2016 Wir bauen an unserer gemeinsamen Zukunft Seite 1
Starrflex 2016 Wir bauen an unserer gemeinsamen Zukunft Webinar am 1.Dezember 2015 Referent: Andreas Schilpp 01.12.2015 Seite 1 www.we-online.de Inhalte Neue Produktion Niedernhall Starrflex Lagenaufbauten
MehrBT-0078E Ordyl AM 100 Ausgabe: Oktober 2011. Wässrig-alkalischer Fototrockenresist für Laserdirektbelichtung LDI/ Standard UV-Belichtung
Arbeitsanleitung Ordyl AM 100 Serie Wässrig-alkalischer Fototrockenresist für Laserdirektbelichtung LDI/ Standard UV-Belichtung Die Serie Ordyl AM 100 ist ein wässrig-alkalischer Fototrockenresist und
MehrLPKF ProtoLaser 200 Laserstrukturierung von Leiterplatten
LPKF ProtoLaser 200 Laserstrukturierung von Leiterplatten High-Speed Laserstrukturierung Höchste Auflösung, exakte Geometrien, beste Wiederholgenauigkeit Ideal für HF- und Mikrowellenschaltungen On-Demand-Fertigung
Mehr