Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen. Das Pluggen von Leiterplatten
|
|
- Eleonora Biermann
- vor 7 Jahren
- Abrufe
Transkript
1 Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen Das Pluggen von Leiterplatten von Kurt Schrader und Arnold Wiemers Vorwort (Folie 1) Folie 1 Das CAD-Layout eines SMD-Fine-Pitch-Bausteines ist für sich schon eine Herausforderung. Die kommende Ausprägung von Prozessoren im µbga-gehäuse wird die Aufgabenstellung des Layoutens noch extremer gestalten. Sequentielle Bohrstrategien wie Blind Vias und Buried Vias schaffen Linderung aber auch Einschränkungen. Ein Blind Via unter einem BGA-Lötball ist bei den Baugruppenproduzenten äußerst unbeliebt, fürchten sie doch zu Recht explodierende Lötstellen beim Reflowprozeß und damit mangelnde Verbindungssicherheit. Das Problem ist also da. Jedoch fehlte bisher die Lösung. Die scheint nun gefunden. Nach Fein- und Feinstleiter, Multilayern, UTM s, Starrflex, Microviatechnik u.s.w. ist es mal wieder der unermüdlichen Kreativität der Leiterplattenhersteller zu verdanken, daß der Zukunft der elektronischen Miniaturisierung nichts mehr im Wege steht. Das Zauberwort heißt : Pluggen. Layoutstrategien (Folie 2-4) Die Anbindung der elektrischen Verknüpfungen eines oder mehrerer ybgas an die zugehörige Schaltungspheripherie ist ohne die Leiterbahnführung über mehrere Ebenen eines Multilayers nicht möglich. Folie 2 Der klassische Nachteil der oberflächenmontierten Bauteile ist dabei natürlicherweise ihr fehlender Kontakt zu den Innenlagen des Multilayers. Um die erforderlichen Anbindungen dennoch zu gestatten, ist eine künstliche Anbindung über Vias unverzichtbar. Bedingt durch die vorherrschenden Technologien für die Herstellung von Leiterplatten und durch die Gegebenheiten beim Bestücken und Löten wird diese Anbindung außerhalb der Bauteilanschlußpads ausgeführt. Dazu wird ein mehr oder minder kurzes Stück Leiterbahn vom Pad weggeführt und über ein Via an die inneren Lagen kontaktiert (Fan-Out). Wenn der Platz im Innenraum der vom Bauteil beanspruchten Grundfläche für dieses Fan-Out nicht ausreicht, dann muß dazu auch der Außenraum um das Bauteil genutzt werden. Nur wenige der denkbaren möglichen geometrischen Lösungen sind für das CAD-Layout optimal. Allen bisherigen Lösungen für das Layout ist aber gemeinsam, daß sie Platz bean- ILFA Das Pluggen von Leiterplatten / Seite
2 spruchen. Dies führt im einfachsten Fall zu größeren Leiterplatten, als eigentlich auf Grund der Bauteilgrundflächen erforderlich ist. Folie 3 Die strikte Forderung nach reduzierten geometrischen Strukturen auf Leiterplatten hat zur HDI-Technologie (oder auch MFT ) geführt. Strategisches Kernstück von HDI ist in der Leiterplattenherstellung die Prozeßtechnik für Microvias. Bedauerlicherweise führen physikalische Effekte wie die Oberflächenspannung von Flüssigkeiten zu Einschränkungen beim Kontaktieren gerade dieser so dringend benötigten Microvias. Diese Einschränkung ist über das Verhältnis (= aspect-ratio) des Bohrwerkzeuges zur Bohrtiefe definiert. Die Kontaktierbarkeit bei Blind Vias ist reduziert, weil die chemischen Reagenzien vorwärts in die blind endende Hülse hinein- und rückwärts wieder hinausgebracht werden müssen. Die zulässigen Weglängen von der Außenlage eines Multilayers auf eine seiner Innenlagen sind aus diesem Grund recht kurz. Dagegen erlaubt die Durchflutung der Hülsen bei Durchkontaktierungen erheblich längere Wege. Nur, die Alternative, BGA-Pads direkt zu bohren und durchzukontaktieren, blieb dem CAD-Design bisher verschlossen, weil die offenen Bohrungen die Lotpaste beim Löten der Bauteile absaugen. Die alternativen minimalen Viadurchmesser von kleiner 100ym Endmaß (nach dem Kontaktieren) sind als durchgehende Kontaktierung technisch zur Zeit nicht ausführbar. Es bleibt die etablierte Variante der Blind Vias. Bei einer Viavorgabe seitens CAD von 100ym ist eine Bohrtiefe von zirka 200ym kontaktierbar. Beim Aufbau eines Multilayers mit Laminaten und Prepregs von 50ym Dicke könnten dann drei innere Lagen erreicht werden. Bedauerlicherweise sind einerseits 50ym dicke Laminate für größere Serien in automatisierter industrieller Produktion (noch) nicht einsetzbar. Und andererseits könnten durch zusätzliche Anforderungen an die Schaltung, wie beispielsweise eine definierte Impedanz auf allen Signallagen, größere Lagenabstände notwendig sein. Dann sind gegebenenfalls nur zwei, im Extremfall sogar nur eine innere Lage/n erreichbar. Für die Schaltung bedeutet dies konkret, daß eine Entflechtung ausgeschlossen ist, weil die ansprechbaren Ebenen nicht ausreichen, um die Vielzahl von Verbindungen eines hochpoligen BGAs aufzunehmen und mit den anderen Bausteinen zu verdrahten. Das Layout kann nicht erstellt werden, weil sich keine geeignete geometrische Lösung findet, die technisch und/oder wirtschaftlich produzierbar ist. Folie 4 Die Überlegung ist deshalb folgerichtig, daß dann die Anbindung eines Bauteiles an alle Ebenen des Multilayers, zumindest an so viele Ebenen, wie nötig, stattfinden muß. Das geht mit der konventionellen Durchkontaktierung bei einem Bohrwerkzeug von 300ym Durchmesser bis zu einer Multilayerdicke von 1.5mm. Die Leiterplattentechnik muß nur eine zusätzliche Aufgabe lösen : dort, wo durchgehende Bohrungen eingebracht werden, muß zum Zeitpunkt der Leiterbildbelichtung wieder eine plane Oberfläche sein. Genau das ist die Strategie des Pluggens. Die erstellten Bohrungen werden kontaktiert, verfüllt und an der Oberfläche neu verkupfert. Durch das Pluggen ergibt sich ein großer Vorteil für die Entflechtung eines Layoutes mit hochdichten Bauteilen. Die Bohrungen in BGA-Pads können jetzt ohne weiteres durchgehend sein, weil sie durch das Pluggen anschließend oben und unten gedeckelt werden. Die Balls des BGA s sehen folglich keine Bohrung mehr sondern nur noch eine praktisch plane und durchgehende Oberfläche. ILFA Das Pluggen von Leiterplatten / Seite
3 Das CAD-Design hat somit die optimale Option, bei Bedarf ALLE Ebenen eines Multilayers an die Pads eines BGA s kontaktieren zu können. Nicht nur das. Der Durchmesser von µbga-pads liegt bei 400µm und größer. Im Prinzip steht dieser Durchmesser als Werkzeugdurchmesser für das Bohren zu pluggender Vias zur Verfügung. Die Vias in den BGA-Pads und in den normalen Viapads können also GRÖSSER werden, als die bisher gegebenenfalls eingesetzten Blind Vias (oder : die Paddurchmesser werden bei gleichem Bohrdurchmesser KLEINER). Je nach Layoutanforderung kann möglicherweise auf Blind Vias sogar ganz verzichtet werden. Daraus resultieren unkompliziertere Lagenaufbauten für Multilayer und teilweise erhebliche Kosteneinsparungen für die Leiterplatte, selbst dann, wenn die Kosten für das Pluggen gegengerechnet werden. Nicht mehr erforderlich wären beispielsweise der Viadruck oder ein zweiter Lötstopdruck für das luftdichte Verschließen der Viahülsen. Auch das Pluggen normaler Vias macht durchaus einen Sinn, wenn bedacht wird, wieviel Platz in einem Layout von zusätzlichen planen In-Circuit-Testpunkten in Anspruch genommen werden kann. Gepluggte Durchkontaktierungen können die Aufgabe von Testpunkten übernehmen. Andererseits können Testpunkte gleichzeitig als Vias genutzt werden. Das vollständige Verschließen der Bohrungen ergibt weitere verdeckte Sicherheitseffekte beim Betrieb der Baugruppe. Korrosionsfördernde Rückstände, die in den Hülsen normaler Leiterplatten oder Baugruppen vorkommen können, sind ausgeschlossen. Im Exgeschützten Gerätebau sind alle Effekte ausgeschlossen, die auf dem Vorhandensein von offenen Hülsen basieren. Pluggen (Folien 5-7) Folie 5 Das Bohren der Leiterplatte erfolgt mit den bisher üblichen Varianten. Sowohl das mechanische als auch das laserbasierte Bohren sind problemlos machbar. Durchkontaktierungen, Blind Vias auf einer oder auf beiden Außenlagen sind damit ohne Einschränkung ausführbar. Dem Bohren der Leiterplatte schließt sich das Kontaktieren an. Wie bisher wird das Kontaktieren mit den üblichen galvanotechnischen Anlagen gefertigt. Die abgeschiedenen Kupferdicken entsprechen den bisherigen Anforderungen. Folie 6 Der an dieser Stelle in den üblichen Ablauf eingefügte Prozeßschritt des Pluggens führt dazu, daß die kontaktierten Bohrungen mit einem Substrat wieder verfüllt und damit verschlossen werden. Dieser Arbeitsgang erfaßt Blind Vias sowie durchgehende Bohrungen. Sind auf einer Leiterplatte beidseitig Blind Vias gebohrt, dann kann das Pluggen auch beidseitig erfolgen. Durch das Aufbringen des Pluggingsubstrates ergeben sich Überstände, die entfernt werden müssen. Das Planschleifen der gepluggten Leiterplatten stellt die ursprüngliche, erforderliche Planarität der Leiterplatte wieder her. ILFA Das Pluggen von Leiterplatten / Seite
4 Folie 7 In diesem Stadium sind die Innenlagen des Multilayers bereits elektrisch miteinander verbunden. Das folgende zusätzliche Kontaktieren bindet die Kupferhülsen nach außen an und sorgt für eine durchgehende Kupferschicht auf den Oberseiten der Leiterplatte, die für die spätere Strukturierung des außenliegenden Leiterbildes erforderlich ist. Nach dem Strukturieren des Leiterbildes der Außenlagen bleibt über dem gepluggten Pad die Kupferabdeckung wie ein Deckel stehen. Das Substrat für das Pluggen ist bei den bekannten Lackwerken erhältlich. Für das Aufbringen des Pluggingsubstrates gibt es verschiedenen Möglichkeiten, die dem Hersteller der Leiterplatten zur Verfügung stehen. Das Substrat kann mit dem klassischen Siebdruck gedruckt werden. Alternativ steht die Technik des Schablonendruckes eingesetzt werden. Aufwendiger ist das Entfernen der Überstände des Pluggingsubstrates. Die Forderung nach einer uneingeschränkten gesamtmechanischen Stabilität des gepluggten Multilayers verlangt ein Substrat, das in seiner Härte dem FR4 oder dem Polyimid in nichts nachsteht. Die Überstände zu entfernen bedeutet also, in Form des Bürstens oder Schleifens beträchtliche Kräfte auf die Leiterplattenoberfläche auszuüben. Einschränkungen Durch das zusätzliche Kontaktieren und das Schleifen entstehen Einschränkungen. Die dickere Endkupferschicht auf den Außenlagen wirkt den Aufgabenstellung eines Mikrofeinleiter-Layoutes (=HDI oder MFT) entgegen. Für das eng tolerierte Ätzen eines außenliegenden Leiterbildes mit 100µm Leiterbahnbreite und/oder Leiterbahnabstand ist die normale Endkupferdicke von mindestens 42µm (=17µm Basiskupfer + 25µm Kontaktierungskupfer) eigentlich schon zu dick. Durch das zusätzliche Kontaktieren wird diese Kupferdicke nochmal um zirka 15µm erhöht. Dem Ätzresist (Fotoresist oder Metallresist) und dem Ätzprozeß (sauer oder alkalisch) kommen damit zusätzliche Bedeutung zu. Ebenfalls ist der Einfluß des Schleifverfahrens zu beachten. Das Schleifen zielt zwar auf das Entfernen der Rückstände des Pluggingsubstrates ab, beschädigt aber dabei natürlich auch die außenliegenden Kupferschichten der Leiterplatte. Im Vergleich zu den Härtegraden des Pluggingsubstrates ist das Kupfer weich und läßt sich bevorzugt abtragen. Daraus resultiert eine nicht präzise vorhersagbare und ungleichmäßig dicke Endkupferschicht nach dem Schleifen, mit Abweichungen von 5ym bis maximal 20µm. Dadurch wird das Ätzergebnis beeinträchtigt, das nur bei einer gleichmäßig dicken Kupferschicht optimal ist. Die reduzierte Kupferdicke wirkt sich auch auf die Leiterbahnquerschnitte auf der fertigen Leiterplatte aus. Strombelastbarkeiten, Leitungswiderstände und impedanzbelegte Signale können in einem inhomogenen Umfeld liegen. ILFA Das Pluggen von Leiterplatten / Seite
5 Beispiel 1 (Folie 8-9) Die zu lösende Aufgabe bei dieser Leiterplatte ist vornehmlich technischer Natur. Erforderlich sind kurze Signalwege zu den assoziierten Bauteilen, insbesondere im BGA-Bereich, hier beispielsweise die passiven Komponenten, die rückseitig unter dem BGA bestückt sind. Folie 8 Der Bildausschnitt links oben zeigt gepluggte Vias, die in konventionellen SMD-Pads plaziert worden sind. Das Bild unten rechts zeigt die Vias des ybgas. Zirka jedes zweite BGA-Pad ist geplugged. Folie 9 Der Querschnitt durch die Leiterplatte offenbart ein komplexes Innenleben, das sich auf 18 Lagen verteilt. Die drei kleineren Bilder oben zeigen noch mal das BGA, ein einzelnes Pad dieses BGAs und im Querschnitt das Pad als Deckel einer durchgehenden, gepluggten Kontaktierung. Im unteren Bild ist zu sehen, daß sich der Multilayer aus zwei einzelnen 9-lagigen Teilmultilayern zusammensetzt. Im Bereich Layer 1-9 scheint ein Blind Via ( A ) zu sein. Tatsächlich ist dies eine Durchkontaktierung, die im Zuge der Fertigung des oberen sequentiellen Teilmultilayers hergestellt wurde. Bedingt durch das aspect-ratio wäre ein Blind Via bis zur Tiefe der achten Innenlagen nicht zu kontaktieren gewesen. Die Vias ( A ) sind passiv verfüllt worden durch das Einfließen von Harz aus den angrenzenden Prepregs während des Verpressens der beiden Teilmultilayer. Die Vias ( B ) sind aktiv verfüllt worden durch Einbringen eines Pluggingsubstrates in die Hülsen. Beispiel 2 (Folie 10-11) Die zu lösende Aufgabe bei dieser Leiterplatte ist vornehmlich geometrischer Natur. Die beidseitige Bestückung des Moduls mit BGAs und SMD-Komponenten hätte eine Entflechtung des Layoutes mittels beidseitiger Blind Vias IN den Pads zwar gestattet, nicht aber das Löten der BGAs. Das Lötzinn der BGA-Balls wäre bei offenen Blind Vias nicht für alle Balls gleichartig definiert gewesen. Folie 10 Die BS-Seite enthält innerhalb des BGA- Sockels noch einen SMD-Chip. Für ein konventionelles Fan- Out fehlt offensichtlich der Platz. Aus gleichem Grund wäre eine so kompakte Plazierung der Bauteilkomponenten auch auf der LS-Seite ausgeschlossen. Für ein Fan-Out der BGA- Anschlüsse ist kein Platz vorhanden. Folie 11 Im Detail sind einige Bereiche des Layoutes / der Leiterplatte zu sehen. Oben links wird ein einzelnes Pad mit einem gepluggten Microvia gezeigt. Es ist eine leichte Vertiefung von zirka 10ym zu sehen, die sich durch die mechanische Bearbeitung (das Planschleifen) des gepluggten Vias ergibt. Das Bild darunter zeigt gepluggte Pads aus dem BGA-Bereich. Die zwei kleinen Bilder unten zeigen gepluggte Pads in konventionellen Bauteilen (SMD-Fine-Pitch, Kondensator, Widerstand) sowie gepluggte Vias. Das große Bild zeigt noch mal einen größeren Ausschnitt aus einem BGA mit gepluggten Anschlußpads. ILFA Das Pluggen von Leiterplatten / Seite
6 Designregeln (Folie 12-13) Folie 12 Für das CAD-Layout gibt es zur Zeit praktisch keine ergänzenden Aufgabenstellungen. Die üblichen Rahmenbedingungen zu Kontaktierungsstrategien wie Blind Vias und Buried Vias werden durch das Pluggen nicht eingeschränkt. Auch Microvias bis minimal 100µm Durchmesser werden durch das Pluggen zuverlässig verschlossen und es spielt dabei keine Rolle, ob die Microvias mechanisch oder per Laser erstellt worden sind. Die obere Grenze für gepluggte Bohrungen sollte vorläufig bei zirka 1.0mm liegen. Es wurden aber auch schon 4.0mm-Bohrungen qualitativ einwandfrei gepluggt. Natürlich können gepluggte Bohrungen auch NDK sein. Seitens der Leiterplattentechnik können Blind Vias und Durchkontaktierungen gleichzeitig oder selektiv geplugged werden. Ausschlaggebend ist, daß ein Layout, das in seiner Routingstrategie für die Prozeßtechnologie des Pluggens ausgelegt worden ist, nicht mehr mit der klassischen Leiterplattentechnologie gefertigt werden kann. Dies gilt nicht für die Gegenrichtung. Ein Layout, das für die klassische Leiterplattentechnologie ausgelegt worden ist, kann zusätzlich geplugged werden. Das bringt natürlich nichts mehr für die Entflechtung und hätte nur unter Sicherheitsaspekten Sinn (Beispiel : korrosionsgeschütztes Hülsenkupfer). Folie 13 Wenn seitens des CAD-Layout-Systems Datensätze zur Verfügung gestellt werden können, die zu pluggende Bohrungen enthalten, dann sollte diese Möglichkeit wegen der Datenintegrität genutzt werden Die für den Pluggingprozeß erforderlichen Werkzeuge (Filme, Schablonen) erstellt sich der Leiterplattenhersteller ansonsten selbst an seinem CAM-System aus den üblichen beigestellten CAD- Daten (am unkompliziertesten im EXTENDED-GERBER- Format). Im Detail variieren die Prozeßparameter für das Pluggen herstellerbedingt, sodaß es für eine harmonisierte, allgemeingültige Designregel noch zu früh ist. Die hier ausgewiesenen Designregeln sind ein erster Anhaltspunkt, an dem sich ein Teil der Leiterplattenhersteller orientiert. Die angegebenen Größen und Toleranzen können im Detail noch individuell zwischen CAD und Leiterplatte abgestimmt werden. Elektrische Vorteile (Folie 14) Die bisher angesprochenen Vorteile sind mechanischer Natur. Das Pluggen hat jedoch auch auf die elektrische Funktion der Baugruppe einen möglichen Einfluß, der in Zukunft auf jeden Fall entscheidende Bedeutung für komplexere Schaltungen haben wird. Folie 14 Die steigenden Taktraten der Prozessoren, vor allem aber die kurzen Signalanstiegs- und Abfallzeiten der beigeordneten Schaltungskomponenten führen zu High- Speed-Designs mit signifikanten Anforderungen. Impedanzdefinierte Leiterbahnen sind erforderlich. Signallaufzeiten müssen beachtet werden. Die Forderung nach hoher Signalintegrität bei niedrigeren Betriebsspannungen gewinnt an Bedeutung. Die Induktivität einer Leiterverbindung wird zu beachten sein. Embedded Components, Chip In Board, EMV-Emission/Immission sind Themen der nahen Zukunft. ILFA Das Pluggen von Leiterplatten / Seite
7 Die aktuellen CAD-Strategien, bedingt durch die üblichen Herstellungsverfahren für Leiterplatten, sehen die Bauteilbestückung bevorzugt in der Ebene. Wegen der Bauteilgeometrien führt das grundsätzlich zu relativ langen Leiterbahnwegen im Zentimeterbereich, die zwischen BGA und passiver Komponente zurückgelegt werden müssen. Bei gepluggten Bohrungen ist jedoch die Plazierung im Raum in einem anderen Maß möglich. Was auf den ersten Blick aussieht wie eine konventionelle doppelseitige SMD- Bestückung hat einen entscheidenden Unterschied. Die Verbindung von oben nach unten wird nicht über einen Via-Verbund in Kombination mit Leiterbahnstückchen geführt, sondern die Kontaktierung SELBST ist die Leiterbahn, und ihr gepluggtes Ende, der Deckel, ist das Anschlußpad. Die maximale Länge dieser Verbindung entspricht der Dicke des Multilayers, also üblicherweise 1.5mm. Die benachbarten Verbindungen eines BGA s an die Außenwelt sind somit extrem kurz, parallel, gleich lang, kreuzen sich nicht und verlaufen nicht entlang anderer Signalpins. Die Fläche unterhalb des BGA s ist frei von Leiterbahnen und zeigt nur die Anschlußpads. Dies bedeutet eine höhere Prozeßsicherheit hinsichtlich möglicher Schlüsse beim Bestückung und Löten genau dort, wo eine Nacharbeit aufwendig bis unmöglich wäre. Fazit Manche Veränderungen sind spektakulär. Das Pluggen ist eine eher unauffällige Veränderung in der Leiterplattentechnik, die aber dennoch das Produkt Elektronische Schaltung in den nächsten Jahren maßgeblich mitgestalten wird. Das Prozeßverfahren muß noch perfektioniert werden, aber das wird gelingen. Die strategischen Optionen für das Design und die Funktion einer Baugruppe sind zu verführerisch, als daß darauf verzichtet werden könnte. ILFA Das Pluggen von Leiterplatten / Seite
8 ILFA Das Pluggen von Leiterplatten / Seite
9 ILFA Das Pluggen von Leiterplatten / Seite
10 ILFA Das Pluggen von Leiterplatten / Seite
11 ILFA Das Pluggen von Leiterplatten / Seite
12 ILFA Das Pluggen von Leiterplatten / Seite
13 ILFA Das Pluggen von Leiterplatten / Seite
14 ILFA Das Pluggen von Leiterplatten / Seite
Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs Seite 1
Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs 02.09.2015 Seite 1 www.we-online.de Agenda Einleitung fine pitch BGAs und Impedanz Betrachtung verschiedener BGAs in Verbindung
MehrMultilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers
Multilayersysteme Voraussetzung für die schnelle Verarbeitung hoher Datenraten Arnold Wiemers Bayern Innovativ 25.01.2005 Arnold Wiemers Multilayersysteme 1 Die Kommunikationsart verändert sich über Text
MehrWebinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology
Webinar: HDI 2 HDI in Perfektion Optimaler Einsatz der HDI Technologie Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 04.09.2013 Agenda Zusammenfassung Webinar HDI 1 Entflechtung BGA
MehrWebinar HDI Microvia Technologie - Kostenaspekte
Webinar HDI Microvia Technologie - Kostenaspekte www.we-online.de HDI - Kostenaspekte Seite 1 01.07.2014 Agenda - Webinar HDI Microvia Technologie Kostenaspekte Gründe für den Einsatz von HDI Technologie
MehrEmpfehlungen für das fertigungsgerechte Design
HDI/SBU-Schaltungen Empfehlungen für das fertigungsgerechte Design Die HDI/SBU-Technologie hat sich in den letzten Jahren von der Sondertechnologie zum Mainstream gewandelt und bietet hier für die meisten
MehrPRESSENOTIZ. Innovation inklusive
Innovation inklusive Ein Vierteljahrhundert nach Ihrer Gründung gehört die ILFA GmbH zu den führenden europäischen Unternehmen der Leiterplattentechnologie. So sind hochkomplexe Platinen mit bis zu 32-Lagen
MehrWebinar: HDI Design Empfehlungen HDI Design Guide. Würth Elektronik Circuit Board Technology
Webinar: HDI Design Empfehlungen HDI Design Guide Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 02.07.2013 Agenda Nomenklatur und Begriffe Warum Microvia Technik? Möglichkeiten Kosten
Mehr5. Kapitel / Arnold Wiemers
5. Kapitel / Arnold Wiemers Der Kontakt bestimmt das Sein Die Metallisierung von Bohrungen beeinflußt den Multilayeraufbau Kontakt ist alles Im Prinzip sind Bohrungen ein Störfaktor für jede elektronische
MehrBohrungen. Publikationen
Einleitung 1. Montagebohrungen Ulrich Wagner / Arnold Wiemers Die Leiterplattentechnik ist bedingtermaßen eng mit der Chiptechnologie verbunden. Die Entwicklung der Leiterplatte ist deshalb genauso rasant
MehrAspect-Ratio von Bohrungen
1) Anwendung Die Qualität des Kontaktierungskupfers in einer Bohrung ist für die zuverlässige Funktion einer Baugruppe unerläßlich. Für Leiterplatten mit höchstem Anspruch (international ist das IPC Class
MehrEmbedding Technologie Design Guide
DESIGN GUIDE EMBEDDING TECHNOLOGIE Version 2.0 Februar 207 Embedding Technologie Design Guide www.we-online.de Embedding Technologie Die Zukunft der Elektronik tendiert zu höherer Zuverlässigkeit, mehr
MehrLeiterplattenAkademie. Leiterplatten 46 Grundlagen der Leiterplattentechnik. Arnold Wiemers. Seminar und Tutorial
Arnold Wiemers Seminar und Tutorial Leiterplatten 46 Grundlagen der Leiterplattentechnik Eine umfassende Einführung in die Leiterplattentechnologie mit Querverweisen zum CAD-Design und zur Baugruppenfertigung.
Mehr8. Kapitel / Arnold Wiemers
8. Kapitel / Arnold Wiemers Das AspektRatio für Leiterbilder Elementare Vorgaben für die Konstruktion von Leiterbildstrukturen Ohne Systematik ist Alles Nichts In der Leiterplattentechnik wird der Begriff
MehrJenaer Leiterplatten GmbH. Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen. www.jlp.de Seite 1
Jenaer Leiterplatten GmbH Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen www.jlp.de Seite 1 Vorwort Die zunehmende Dichte von elektronischen Bauteilen und die damit einhergehende
MehrSeminar Leiterplatten 3...HighSpeedLeiterplatten
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 3...HighSpeedLeiterplatten Technisch-physikalische Eigenschaften von Multilayersystemen mit hohen Ansprüchen an eine zuverlässige Signal- und
MehrLeiterplattenAkademie. Leiterplatten 50...Basismaterial. Arnold Wiemers. Seminar und Tutorial
Arnold Wiemers Seminar und Tutorial Leiterplatten 50...Basismaterial Eigenschaften von Basismaterialien für die Produktion von starren, flexiblen und starrflexiblen Leiterplatten Wer wird mit dem Seminar
MehrHDI Leiterplatten. Publikationen
Stand der Technik im Hause ILFA Oliver Bürkle Der Parameterkatalog bildet das Gerüst im Hintergrund für die vorliegende Betrachtung des Gerberformates. Schaltungen die aus mind. 3 Lagen und mit mind. einer
MehrLA - LeiterplattenAkademie GmbH. Aufgaben - Projekte - Schulungen
LA - LeiterplattenAkademie GmbH Aufgaben - Projekte - Schulungen 1 Technologische Aspekte Hintergründe Viele Aufgabenstellungen bei der Konstruktion elektronischer Baugruppen können nicht sofort gelöst
MehrWebinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten
Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 01.10.2013 Agenda S Impedanz und Leiterplatte I Materialaspekte/
MehrWebinar. Projektplanung & EDA-Vorführung.
Webinar Projektplanung & EDA-Vorführung www.we-online.com Webinar Projektplanung & EDA-Vorführung Überblick über die Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise für neue Projekte EDA
MehrIPC Teil: 4. Basis Material für HDI. Eine grosse Auswahl
IPC Teil: 4 Basis Material für HDI Eine grosse Auswahl IPC-9691 IPC-4562A IPC-4563 IPC-4121 IPC-4104 IPC-4101C? FR4 FR4 High Tg FR4 BFR Free FR4 IL DATA from CAM IPC Standards for HDI Base Material Standards.
MehrLeiterplatten 1. Arnold Wiemers. LeiterplattenAkademie. Seminar
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 1 drc2 Eine Einführung in die aktuellen Produktionstechnologien mit Berücksichtigung der elementaren Designregeln für CAD und CAM Wer wird mit
MehrFertigungsgerechtes Design dfm
Fertigungsgerechtes Design dfm Teil A -Leiterplatte Fehler und Unklarheiten minimieren - Kosten reduzieren - Termine einhalten Regionalgruppe Düsseldorf zu Gast bei Ruwel 03.12.2015 Hanno Platz, Firma
MehrHohe Ströme in sicheren Bahnen.
Hohe Ströme in sicheren Bahnen Webinar am 3. November 2015 Referent: Andreas Schilpp www.we-online.de Inhalte Dickkupfer bei Starrflex Update Designregeln Wirelaid Update UL-Listung Wirelaid 3D Hochstrom
MehrMultilayer-Bauplan. CAD und CAM Spezifikationen. Multilayer-Bautyp 4M15FR4I93K35
1.0 Anwendung Der auplan eines Multilayers legt seine technischen Eigenschaften fest (Stabilität, Lagenanzahl, Impedanz, EMV-Verhalten) und die Vorgaben für den Ablauf der einzelnen Produktionsschritte
MehrLeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 2 KAPITEL 1 Anforderungen an Multilayersysteme... 2 KAPITEL 2 Beispiele für Leiterplatten- und Multilayersysteme 8 KAPITEL 3 Graphische Symbole...
MehrDesigner-Tag. 15. Juni 2010 Würzburg. Arnold Wiemers. LA - LeiterplattenAkademie GmbH. Anforderungen an das Design von Leiterbildstrukturen 85µm
Designer-Tag 15. Juni 2010 Würzburg Arnold Wiemers LA - LeiterplattenAkademie GmbH Anforderungen an das Design von Leiterbildstrukturen 85 Ergebnisse aus dem Projekt tan α1 ISW / Arnold Wiemers In Zusammenarbeit
MehrLeiterplatten & Baugruppendesign Übersicht. Leiterplatten & Baugruppendesign Bewertung: Leiterplatten & Baugruppendesign Bewertung:
März 2017 1 Übersicht Baugruppenfertigung als Bauteil, ihre Herstellung, ihre phys. Eigenschaften Designgrundlagen in der Leiterplattenentwicklung Leiterplattendesign und Geräteentwicklung EMV High Speed
MehrWebinar Drahtbonden 2016
Webinar Drahtbonden 2016 Würth Elektronik Circuit Board Technology 04.05.2016 Seite 1 Your Speaker Dipl.-Ing. (FH), MBA Philipp Conrad Bei Würth Elektronik CBT seit 2008 Produktmanager Drahtbonden Kooperation
Mehrund daß die Möglichkeiten der aktuellen Leiterplattentechnologie von Arnold Wiemers
2. Forum Innovative Elektronikproduktion Die Möglichkeiten der aktuellen Leiterplattentechnologie Multilayersysteme und Chip in Board von Arnold Wiemers Vorwort Die Anforderungen an die Leiterplattentechnologie
Mehr10. Kapitel / Arnold Wiemers
10. Kapitel / Arnold Wiemers Konstruktion von Multilayersystemen Gesucht wird: Die Harmonie von Physik, Funktion und Wirtschaftlichkeit Multilayersysteme: Die Komplikation ist der Motor des Fortschritts
MehrEMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen
EMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen AUTRONIC Steuer und Regeltechnik GmbH Siemensstraße 17 D 74343 Sachsenheim Phone: +49(0)7147/24 0 Fax: +49(0)7147/24
MehrLeiterplatten 72...Konstruktion und Analyse von CAD-Layouts und Leiterplatten
Arnold Wiemers Hochschulseminar Leiterplatten 72...Konstruktion und Analyse von CAD-Layouts und Leiterplatten Allgemeine und spezielle Regeln für die Konstruktion von CAD-Layouts. Hintergründe und Vorgaben
MehrIPC Normungen zum Bereich Micro Vias/HDI
IPC Normungen zum Bereich Micro Vias/HDI Lars-Olof Wallin IPC European Representative Was ist gut in Österreich? Ordnung! Hochindustrialisiert! Grosses Exportvolumen! Hightech Produkte! Hohe Qualität und
MehrDipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH
Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH Heatsink-Leiterplatten für Power-LED-Anwendungen Durch den immer größer werdenden Einsatzbereich der High-Power-LED s, gerade im Bereich der Beleuchtungstechnik,
MehrLeiterplatten 6 Hochschulseminar
Agenda Montag, 8. September 2014 1. Abschnitt Eine kurze Einführung in die historische Entwicklung der Designstrategie, sowie der Leiterplatten- und Baugruppentechnologie. Information zu den vorliegenden
MehrStarrflex 2016 Wir bauen an unserer gemeinsamen Zukunft Seite 1
Starrflex 2016 Wir bauen an unserer gemeinsamen Zukunft Webinar am 1.Dezember 2015 Referent: Andreas Schilpp 01.12.2015 Seite 1 www.we-online.de Inhalte Neue Produktion Niedernhall Starrflex Lagenaufbauten
MehrLeiterplattenAkademie
Arnold Wiemers Seminar und Tutorial Leiterplatten 11...Konstruktion von Multilayern Allgemeine und spezielle Regeln für die Berechnung und die Konstruktion von starren und starrflexiblen Multilayern. Tutorial
MehrRegionalgruppe Berlin HDI - Signalintegrität
Regionalgruppe Berlin HDI - Signalintegrität www.we-online.de FED Regionalgr. Berlin Seite 1 03.02.2016 Agenda HDI Zuverlässigkeit IST Material Via Filling Design Rules - Fine Pitch BGAs Kosten Miniaturisierung
Mehr1 Überblick zur Entwicklung der Leiterplattentechnologie
Überblick zur Entwicklung der Leiterplattentechnologie Leiterplatten sind Bauelemente, die als Schaltungsträger und Verbindungselement für die Bauelemente von elektronischen Schaltungen dienen. Bezüglich
MehrArnold Wiemers. Kostenorientiertes Design. elektronischer Baugruppen
Arnold Wiemers elektronischer Baugruppen LeiterplattenAkademie 1 Arnold Wiemers Revisionsstand 07.04.2013 Entrée Medizintechnik, Luft- und Raumfahrt, Landwirtschaft, Transportlogistik, Kommunikation und
MehrLeiterplattenAkademie Kapitelübersicht Seminar Leiterplatten 11 KAPITEL 1 Graphische Symbole... 5 KAPITEL 2 Konzeption eines Multilayers... 8 KAPITEL 3 Basismaterial... 20 KAPITEL 4 Prozessierbare Kupferdicken...
MehrLEITERPLATTEN- HERSTELLUNG
LEITERPLATTEN- HERSTELLUNG Gars, 25.05.2009 Johann Hackl Anwendungsentwicklung Häusermann GmbH I A-3571 Gars am Kamp I Zitternberg 100 I Tel.: +43 (2985) 2141 0 I Fax: +43 (2985) 2141 444 I E-Mail: info@haeusermann.at
MehrSchoeller-Electronics GmbH Tel: +49(0) 64 23 81-0 Marburger Straße 65 Fax: +49(0) 64 23 26-11 35083 Wetter info@se-pcb.de
Marburger Straße 65 Fax: +49(0) 64 23 26-11 35083 Wetter info@se-pcb.de Was ist eine Polyflex-Schaltung? Polyflex ist eine, nach Art und Herstellungsverfahren einlagige flexible Schaltung, bei der die
MehrUNTERNEHMEN. Forschungsschwerpunkt Technologien der Mikroperipherik 1
UNTERNEHMEN 1 CONday Hochfrequenz-Technologie Berlin, 13. Mai 2014 Höchste Datenraten und Frequenzen: Herausforderungen an das PCB-Design Referenten: Uwe Maaß/Christian Ranzinger 2 Herzlich Willkommen
MehrInsulated Metal Substrate (IMS) im Porträt. www.we-online.de/waermemanagement Seite 1
Webinar am 2. Februar 2016 Referent: Bert Heinz www.we-online.de/waermemanagement Seite 1 03.02.2016 2. Februar 2016 I 09.30 Uhr Insulated Metal Substrate (IMS) im Porträt Motorsteuerung, Stromumwandlung
MehrLeiterplattentechnologien. Hartwig Jäger
Leiterplattentechnologien Ideen für Ihre Produkte Faltflex in PCB Hartwig Jäger FAE für Starr-Flex & Reinflex + EMI Embedded Multilayer Inductances August 2012 Faltflex Planarspule Vorstellung von unterschiedlichen
MehrIPC Teil: 3A. IPC Richtlinien für Design von HDI. Die Geburt der HDI Leiterplatte
IPC Teil: 3A IPC Richtlinien für Design von HDI. Die Geburt der HDI Leiterplatte Elektronikkonstruktion CAD CAM Produktspezifikation Bauteiledaten Elektroschaltplan Elektronikkonstruktion CAD CAM Netzplan
MehrLeiterplattenpraxis. Beispiele Layout und Produzierfähigkeit
Leiterplattenpraxis Beispiele Layout und Produzierfähigkeit 22.11.2016 1 Agenda 1. Informationsübergabe 1.1 Dokumentation/Spezifikation 1.2 Beispiel Vollständigkeit 1.3 Beispiel Verständlichkeit 1.4 Datenformat
Mehr15. Kapitel / Arnold Wiemers
15. Kapitel / Arnold Wiemers Drucke und Lacke auf Leiterplatten Wenn Leiterplatten bunt werden Mehr als nur ein Farbtupfer Selten begegnet man heute noch Leiterplatten, die ohne jeden Lackaufdruck sind.
MehrSteg Dicke. Kupfer. a) Pad : ØIsolation ØPad + 0.6mm ØPad ØBohrung + 0.4mm b) Bohrung : ØIsolation ØBohrung + 0.6mm. Ø Pad
1.0 Anwendung Powerplanes sorgen für die Stromversorgung der Schaltung auf der Leiterplatte. Wegen der großen Metallfläche wirken Powerplanes zudem als Wärmeableiter und als Abschirmung. Powerplanes können
MehrLeiterplatten Pool-Service
Leiterplatten Pool-Service Sehr geehrte Kunden, bitte prüfen Sie vor Zusendung Ihrer Gerber-und Bohrdaten dass Ihre Daten den Richtlinien der Spezifikation im Pool entsprechen!!! Material und Startkupferstärken
MehrTechnologietag. Spezielle Leiterplatten-Technologien 23.04.09
Technologietag Spezielle Leiterplatten-Technologien 1 Was kommt alles aus der Schweiz? Schokolade Uhren 2 und natürlich 3 Leiterplatten!!! 4 Willkommen in der Welt der Hoch-Technologie-Leiterplatten 5
MehrTechnologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten
Technologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten I. Einleitung...2 II. Datenformat....2 2.1. Allgemeine Anmerkungen...3 2.2. Methoden der Dokumentenzustellung an
MehrKurze Einführung zum Begriff HDI
Dipl.-Ing. Rüdiger Vogt Alcatel SEL AG Stuttgart Industrial Engineering & Qualification Center Abt.: ZS/OEP Tel.: 0711 821 44668 Fax: 0711 821 45604 email: R.Vogt@alcatel.de 1 Vorwort Der Begriff HDI ist
MehrMikrofeinstleitertechnik
Technologie - Grenzen - Einflüße Arnold Wiemers Der Blick auf die Veränderung der Leiterbahnstrukturen in den letzten Jahren hinterläßt zuerst einen recht unspektakulären Eindruck. Die Leiterplatte folgt
MehrHDI Leiterplatten Technologie
HDI Leiterplatten Technologie Albert Schweitzer Fine Line Gesellschaft Für Leiterplattentechnik mbh Itterpark 4, D-40724 Hilden Copyright Fine Line 28.02.2017 Vers. 2.0 Inhaltsangabe Inhalt Allgemeines
MehrINNOVATION IN NEUER DIMENSION.
INNOVATION IN NEUER DIMENSION. Hochstrom- und Wärmemanagement auf engstem Raum we complete competence WIR REAGIEREN AUF HERAUSFORDERUNG MIT LÖSUNGEN. Es ist Zeit für: in nur einer Leiterplatte auf engstem
MehrLeiterplatten Europaproduktion
Leistungen unserer Europaproduktion Wir beschaffen für Sie Leiterplatten bis zu 48 Lagen von unseren europäischen Lieferanten mit denen wir bereits eine jahrelange Geschäftsbeziehung pflegen. Dabei steht
MehrEinbettung aktiver Komponenten in mehrlagige Leiterplatten
Einbettung aktiver Komponenten in mehrlagige Leiterplatten Dipl. Ing. Arno Kriechbaum AT&S Austria Technologie & Systemtechnik AG Fabriksgasse 13 8700 Leoben-Hinterberg Tel. +4338422005719 a.kriechbaum@ats.net
MehrUTM. UTM steht als Kurzbegriff für Ultra-Thin-Multilayerboards
UTM UTM steht als Kurzbegriff für Ultra-Thin-Multilayerboards Als UTM werden Multilayer-Bautypen klassifiziert, wenn deren Innenlagen ausschließlich aus Laminaten mit 50µm Materialdicke (oder weniger)
MehrLayoutvorgaben für DESY Leiterplatten Version 3.0
Layoutvorgaben für DESY Leiterplatten Version 3.0 1. Anforderungen an Vorlagen für DESY Leiterplatten Jede DESY-Leiterplatte ist mit einer Leiterplatten-Nummer zu kennzeichnen. Die LP-Nummer wird ausschließlich
MehrTechnologie Starre Leiterplatten Rev. 2.0 27.06.2013 - Für den aktuellsten Stand besuchen Sie bitte www.leiton.de
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 2,5m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 8 Lagen bis 18 Lagen Materialdicke (1- und 2-lagig) Materialdicke
MehrInsulated Metallic Substrate (IMS-Leiterplatten)
1 Wir sind Partner im Bereich IMS-Leiterplatten, Flex-Leiterplatten, CEM3, FR2 und FR4 Leiterplatten. Unsere Keramik-Substrate für Laser-Submounts, LED-Submounts, LED-Module, HF-Applikationen, Power-Elektroniken
MehrNadeladapter-Testsystem - Design für Testbarkeit -
Nadeladapter-Testsystem - Design für Testbarkeit - Berchtesgadnerstr. 10, A-5083 Gartenau/Salzburg Tel. 06246/8966-0 Fax: 06246/8966-10 (Hinweis: Diesem Informationsmaterial liegt die Broschüre Design
MehrCAD- und EDA-Entwicklungen von Prazisionsplatinen
EDV-Praxis Herbert Bernstein CAD- und EDA-Entwicklungen von Prazisionsplatinen Vom Layout zur fertigen Platine fur die analoge und digitale Elektronik mit 2 CD-ROM VDE VERLAG GMBH Berlin Offenbach Inhalt
Mehr2. Kapitel / Arnold Wiemers
2. Kapitel / Arnold Wiemers Wenn das Einfache schwierig wird Die Prozessierbarkeit von SMD-Bauformen kleiner/gleich 0402 Wie groß ist "klein"? Früher konnte man die kleinsten SMD-Bauformen sehen und staunen.
MehrIL3 Innenlage 35µm Kupfer. 1x1080 FR4 1x2116 FR4 Bot L4 Außenlage 35µm Kupfer
4-Lagen Multilayer 0,80mm 35µ/35µ Standard Top L1 Außenlage 35µm Kupfer 1x2116 FR4 173µm 1x1080 FR4 IL2 Innenlage 35µm Kupfer 300µm FR4 IL3 Innenlage 35µm Kupfer 1x1080 FR4 173µm 1x2116 FR4 Bot L4 Außenlage
MehrSchulungsprogramm. Design-Kurse / Seminare mit Abschluss zum «ZED Level I IV» FED e.v. E. Reel/ R. Thüringer
Schulungsprogramm Zertifizierter Elektronik-Designer esigner «ZED» Design-Kurse / Seminare mit Abschluss zum «ZED Level I IV» Ihr Fachverband für Design, Leiterplatten- und Elektronikfertigung E. Reel/
MehrWebinar. ECT Best Practice: Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? www.we-online.de/embedding
Webinar ECT Best Practice: Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? ECT Best Practice Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an? Grundlegende
MehrKapitelübersicht Seminar Leiterplatten 1 20150122 Folie KAPITEL 1 Anforderungen an Leiterplatten... 2 KAPITEL 2 Graphische Symbole... 14 KAPITEL 3 Leiterplattenklassen... 17 KAPITEL 4 Fertigungsablauf
MehrEntstehungskette für Elektronik Systeme
Entstehungskette Markus Biener, Zollner Elektronik AG Arnold Wiemers, ILFA GmbH Rainer Pludra, AT&S Deutschland GmbH Donnerstag, den 08.05.2014, SMT Nürnberg A G E N D A Ausgangssituation Idee / Herausforderung
MehrEntstehungskette für Elektronik Systeme
Entstehungskette Markus Biener, Zollner Elektronik AG Arnold Wiemers, ILFA GmbH Rainer Pludra, AT&S Deutschland GmbH Donnerstag, den 08.05.2014, SMT Nürnberg AGENDA Ausgangssituation Idee / Herausforderung
MehrInnovative PCB Solutions. Sparen Sie Zeit und Kosten Schweizer Qualität zu Ihrem Vorteil. THE PCB CHALLENGE Doing it together
Innovative PCB Solutions Sparen Sie Zeit und Kosten Schweizer Qualität zu Ihrem Vorteil THE PCB CHALLENGE Doing it together INDIVIDUELLE KUNDENLÖSUNGEN von einem zuverlässigen Partner 2 Optiprint bietet
MehrKostentreiber der Leiterplatte Seite 1
Kostentreiber der Leiterplatte 09.05.2017 Seite 1 www.we-online.de Agenda Die Kostentreiber Die Nutzenauslastung Die Materialauswahl Kupferpreisentwicklung Mechanische Bearbeitung Erweiterte Technologien
MehrTechnisch-Physikalische Anforderungen an die Signalübertragung auf Leiterplatten
Technisch-Physikalische Anforderungen an die Signalübertragung auf Leiterplatten Autoren für den AK Design Chain im ZVEI : Markus Biener (Zollner AG) Arnold Wiemers (LeiterplattenAkademie GmbH (für ILFA
MehrTechnologies for Innovative Solutions.
Technologies for Innovative Solutions www.we-online.com Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente,
Mehr12. Platinenherstellung
Andere Bezeichnungen: Englische Bezeichnung: Leiterplatte, gedruckte Schaltung PCB (Printed Circuit Board) Aufgabe: Mechanische Befestigung und elektrische Verbindung der Bauelemente Grundmaterial: (Glas-)Faserverstärktes
MehrLeiterplattenAkademie
Titel Untertitel Die Leiterplatte 2010. Das Finale. Erfahrungen mit einem richtungsweisenden Projekt. Vorwort Das Projekt Die Leiterplatte 2010 liefert Ergebnisse. Drei aktive Jahre sind vergangen seit
MehrEmbedded Component Technology Zukunftsweisende Lösungen
Embedded Component Technology Zukunftsweisende Lösungen Embedded Component Technology Zukunftsweisende Lösungen Ihre Referenten heute Jürgen Wolf Forschung und Entwicklung juergen.wolf@we-online.de +49
MehrTenting plugging Filling
Design Tip Tenting plugging Filling Via Tenting Tented Via Type i-a einseitig mit Dry Film überdeckt covered up with dry film on one side Tented Via / Via Tenting Type i-b beidseitig mit Dry Film überdeckt
Mehr14. Kapitel / Arnold Wiemers
14. Kapitel / Arnold Wiemers Starrflexible Leiterplatten Mehr Komplexität für einfache Lösungen Starrflexible Baugruppen sind etabliert Noch vor wenigen Jahren waren starrflexible Leiterplatten eher ein
MehrIm Onlineshop wird FR4 Material mit einem TG135 verwendet.
Material Im Onlineshop wird FR4 Material mit einem TG135 verwendet. Leiterplatten bestehen aus einem elektrisch nicht leitenden Trägermaterial, auf dem ein oder zwei Kupferlagen auflaminiert sind. Das
MehrEntwurfsprinzipien ein- und doppelseitiger. Projekt Schaltungsdesign und Leiterplattenfertigung. 3.Semester. Seite 1 von 30
Entwurfsprinzipien ein- und doppelseitiger Platinen Projekt Schaltungsdesign und Leiterplattenfertigung 3.Semester Seite 1 von 30 Inhaltsverzeichnis 1 Literaturquelle...4 2 Mehrlagen-Layout (Multilayer)...5
MehrTechnologie Starre Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage ab 1 Stück bis Serie in Mengen 1 Stück bis 2,5m² Gesamtfläche Rahmenaufträgen Lagenanzahl 1 bis 14 Lagen bis 24 Lagen Materialdicke
Mehrleiterplattentechnik für die zukunft
A5 BAB-Basel Höfen Calmbach BAB-Karlsruhe BAB-Ausfahrt Pforzheim-West Pforzheim A8 BAB-Dreieck Leonberg B294 Neuenbürg Renningen B295 Weil der Stadt Calw A81 BAB- Singen Oberkollwangen Kentheim Bad Teinach
MehrAutomatic PCB Routing
Seminarvortrag HWS 2009 Computer Architecture Group University of Heidelberg Überblick Einführung Entscheidungsfragen Restriktionen Motivation Specctra Autorouter Fazit: Manuell vs. Autorouter Quellenangaben
MehrLeiterplattenAkademie. Arnold Wiemers. Seminar Leiterplatten 4. Explizite und detaillierte Berechnungsmodelle für CAD, CAM und Leiterplattentechnik
LeiterplattenAkademie Arnold Wiemers Seminar Leiterplatten 4 tan 1 Explizite und detaillierte Berechnungsmodelle für CAD, CAM und Leiterplattentechnik Wer wird mit dem Seminar "Leiterplatten 4 tan " angesprochen?
Mehr3. Kapitel / Jennifer Vincenz
3. Kapitel / Jennifer Vincenz Padstacks: Was Hänschen nicht beachtet, kann Hans nicht verarbeiten Simple Einstellungen mit weitreichenden Konsequenzen Was genau ist eigentlich ein Padstack? Die präzise
MehrWellenlöten, Durchstecktechnik (THT), Handlöten, Einpresstechnik, Kabelfertigung
1. Wellenlöten von THT-Bauteilen Wellenlöten oder Schwalllöten ist ein Lötverfahren, mit dem elektronische Baugruppen, halb- oder vollautomatisch, nach dem Bestücken gelötet werden. Einzelne Lötstellen
MehrWebinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität. Würth Elektronik Circuit Board Technology
Webinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität Würth Elektronik Circuit Board Technology www.we-online.de Seite 1 03.09.2014 Agenda S Impedanz und Leiterplatte
MehrHerstellen von Platinen
Herstellen von Platinen TU-Berlin Projektlabor SS2013 Projekt: Fear Gruppe: Audio Referent: Ahmed Boukhit 19/05/2013 Herstellen von Platinen 1 Gliederung: I. Allgemein. II. Fertigungsverlauf. III. Quellen/Literatur
MehrLeiterplatten mit oberflächenmontierten Bauelementen
Prof. Dipl.-Ing. Rudolf Sautter Leiterplatten mit oberflächenmontierten Bauelementen Technik oberflächenmontierter Bauelemente (SMD) Entwerfen, Fertigen, Bestücken, Löten von Leiterplatten mit oberflächenmontierten
MehrTechnologie Flexible Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte
Auswahloptionen und Eigenschaften Onlinekalkulation auf explizite Anfrage Mengen 1 Stück bis 1m² Gesamtfläche ab 1 Stück Lagenanzahl 1 bis 2 Lagen bis 6 Lagen Materialdicke 0,05mm bis 0,25mm 0,06mm* bis
MehrDickkupfer Leiterplatten und deren Einsatz
Dickkupfer Leiterplatten und deren Einsatz Leiterplatte mit 200 bis 400µm Kupfer Trotz leistungsfähigeren Bauteilen mit zugleich geringerem Volumen und zudem niedrigerem Stromverbrauch erhöht sich kontinuierlich
MehrHerstellung einer Multilayer Leiterplatte kurz und bündig erklärt
Herstellung einer Multilayer Leiterplatte kurz und bündig erklärt Albert Schweitzer Fine Line Gesellschaft für Leiterplattentechnik mbh Itterpark 4, D-40724 Copyright Fine Line 07.10.2016 Vers. 1.0 Allgemeines
MehrLeiterplattenhandbuch
Leiterplattenhandbuch head electronic GmbH Seestraße 11 83209 Prien am Chiemsee, Deutschland Telefon: +49 8051 6404512 Telefax: +49 8051 6404513 E-Mail: adrian.heller@head-electronic.de Internet: www.head-electronic.de
MehrDie Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung
Die Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung 1. Einleitung 2. Datenformat 2.1. Allgemeine Bemerkungen 2.2. Methode der Einreichung der Dokumentation 3. Mechanische
MehrPrüfverfahren Prof. Redlich 1. Bestückungsverfahren Beispiel: Herstellung eines elektronischen Gerätes
Prüfverfahren Prof. Redlich 1 Bestückungsverfahren Beispiel: Herstellung eines elektronischen Gerätes Prüfverfahren Prof. Redlich 2 1. SMD Bestückung SMT - surface mounting technology Oberflächen-montierte
MehrRichtlinien für die Fertigung von Flachbaugruppen bei - ZE - DESY ZE. Service-Zentrum Elektronik. Version 4
Richtlinien für die Fertigung von Flachbaugruppen bei - ZE - DESY ZE Service-Zentrum Elektronik Version 4 2014 Service-Zentrum Elektronik -ZE- Deutsches Elektronen Synchrotron DESY Ein Forschungszentrum
Mehr