Einbettung aktiver Komponenten in mehrlagige Leiterplatten

Transkript

1 Einbettung aktiver Komponenten in mehrlagige Leiterplatten Dipl. Ing. Arno Kriechbaum AT&S Austria Technologie & Systemtechnik AG Fabriksgasse Leoben-Hinterberg Tel Um dem Trend nach immer kleineren und leistungsfähigeren Produkten Rechnung zu tragen, werden in der gesamten Elektronikindustrie große Anstrengungen unternommen. Eine attraktive Lösung stellt in diesem Bereich die Integration von aktiven Bauelementen in die Leiterplatte dar. Neben dem offensichtlichen Vorteil der Platzersparnis auf der Oberfläche der Leiterplatte führt diese Technologie zu geringeren Bestückungskosten, gesteigerter Ausfallssicherheit aufgrund der Reduktion der Anzahl von Lötverbindungen und verbesserter Signalintegrität. Ziel dieses Beitrages ist es ein Konzept zur Herstellung von Leiterplatten mit eingebetteten aktiven Bauelementen vorzustellen. Damit man den Anforderungen an die Miniaturisierung von verschiedenen Anwendungen in der Elektronikindustrie gerecht werden kann, ist es in der Leiterplattenproduktion notwendig, neben den passiven Komponenten (Widerstände, Kondensatoren) auch aktive Komponenten in die Leiterplatte zu integrieren. Die Integration aktiver Komponenten hat zusätzlich auch noch funktionelle Gründe, wie z.b.: bessere Hochfrequenzeigenschaften durch kürzere Signalwege, eine höhere thermo-mechanische Zuverlässigkeit und die Möglichkeit des Chip stacking. Die hier vorgestellten Ergebnisse stammen aus dem von der EU geförderten Projekt HIDING DIES. Der prinzipielle Verfahrensablauf zur Einbettung gedünnter Chips ist in Abb.1 dargestellt. Im ersten Schritt wird der gedünnte Chip (Dicke 50µm) mit einem Kleber auf das strukturierte Innenlagencore bestückt. Anschließend wird der Chip durch einen Verpressvorgang mit einer RCC Folie (Resin Coated Copper Foil) in die Leiterplatte eingebettet. Der elektrische Kontakt zwischen der aktiven Komponente und der Außenlage wird über einen Laserbohr- und Metallisierungsvorgang hergestellt. Die Außenlage wird mit einem Fotoprozess strukturiert. In Abb.2 ist der Aufbau einer Leiterplatte mit eingebettetem Chip dargestellt.

2 Abb1: Prinzipieller Ablauf zur Integration gedünnter Chips Abb.2: Prinzipieller Aufbau eines Multilayers mit integrierten gedünntem Chip. Im Folgenden werden die einzelnen Verfahrensschritte zur Integration aktiver Komponenten in die Leiterplatte im Detail beschrieben und diskutiert. Bestückung der Leiterplatte Vor dem Bestückvorgang muss ein Wafer speziell für diese Technologie vorbereitet werden. Da die herkömmlichen Kontaktpads aus Aluminium mit den üblichen Leiterplattenprozessen wie Laserbohren und Metallisierung nicht kompatibel sind, müssen diese Pads mit einer Metallschicht, bevorzugt aus Kupfer, überzogen werden. Bei Chips mit sehr kleinem Pitch ist eine direkte Ankontaktierung der Pads aufgrund unzureichender Genauigkeit der derzeitigen Verfahren nicht möglich und es muss daher eine Umverdrahtungslage aufgebracht werden. Mit dieser Umverdrahtungslage ist es möglich, die kleinen Randkontakte auf dem Chip flächig zu verteilen, so dass der Abstand und der Durchmesser der Kontakte vergrößert werden kann und mit den derzeit verfügbaren Genauigkeiten der Leiterplattenfertigung weitergearbeitet werden kann. Nach dem Aufbringen der Kupferschicht wird der Wafer auf eine Dicke von 50µm gedünnt und in einzelne Chips zersägt.

3 Zur Fixierung der Chips auf dem Substrat wird ein Flüssigkleber oder ein spezielles Klebetape verwendet. Der Flüssigkleber kann durch Siebdruck, Schablonendruck oder durch Dispensieren aufgebracht werden. Die Schwierigkeit bei diesen Verfahren ist es, den Kleber mit sehr geringen Schichtdicken von 20µm blasenfrei und konstanter Dickenverteilung aufzubringen. Das Klebetape kann vorab auf das zu bestückende Substrat oder vor dem Zersägen direkt auf die Waferunterseite laminiert werden. Mit dem Tape können Schichtdicken von 10µm bei sehr guter Dickenverteilung realisiert werden. Nach dem Aufbringen des Klebers erfolgt der Bestückvorgang und wird auf automatischen Bondern mit speziellen Tools zur Verarbeitung von gedünnten Chips durchgeführt. Eine sehr wesentliche Einschränkung ist es, dass zur Zeit eine Bestückung auf Substraten mit Verarbeitungsformaten (z.b.: 18x24 Zoll), die in der Leiterplattenproduktion üblich sind, mit der geforderten Genauigkeit von kleiner ±15µm noch nicht möglich ist. Die Bestückung erfolgt auf Substraten mit 12x18 Zoll, diese werden dann in einen Rahmen entsprechend der Größe des Verarbeitungsformates eingelegt und weiter prozessiert. Damit die geforderten hohen Bestückgenauigkeiten erreicht werden, erfolgt die Registrierung lokal an Registriermarken, die so nahe wie möglich am Chip angebracht sind. Die Registriermarken werden beim Leiterplatten-Layout mitberücksichtigt. Chipeinbettung durch Verpressen mit RCC Folie Die Einbettung der Chips erfolgt durch Verpressen des bestückten und strukturierten Innenlagen-Cores mit einer RCC Folie unter Vakuum. Das Vakuum sichert eine blasenfreie Verteilung des Dielektrikums nach dem Verpressen. Durch einen speziellen Aufbau des Pressbuches, bestehend aus Polsterpapier, Trennfolien und Stahlblechen wird eine gleichmäßige Druckverteilung und in weiterer Folge eine optimale Einbettung des Chips und eine ebene Oberfläche erzielt. Die Verpressung erfolgt bei einer maximalen Temperatur von 235 C, einem maximalen Druck von 10 bar und dauert 120min. Zur Minimierung der Verwölbung wird anschließend das Laminat unter Druck abgekühlt. Zur Chipeinbettung wurde eine RCC-Folie mit sehr hohem Füllstoffanteil, hoher Glasübergangstemperatur und guten Fließeigenschaften verwendet. Für die Auswahl der geeigneten Basismaterialien sind verschiedene Anforderungen entscheidend. Das Basismaterial sollte für hochfrequente Signale geeignet sein. Aufgrund der geringen thermischen Ausdehnungskoeffizienten von Silizium Chips und Kupfer muss der CTE (Coefficient of Thermal Expansion) des Basismaterials auch dementsprechend niedrig sein, damit unter Temperatureinfluss die thermischen Spannungen auf ein Minimum reduziert werden. Die Wärmeleitfähigkeit muss möglichst hoch sein, damit die Verlustwärme des

4 Halbleiters gut abgeführt werden kann. Damit der Chip optimal eingebettet wird, muss das Harz während des Verpressvorganges gute Fließeigenschaften besitzen. Für die weitere Prozessierung (Laserbohren, Metallisierung) sind die Dielektrikumsdicke und die gleichmäßige Verteilung des Dielektrikums über dem Chip wichtige Einflussfaktoren. Die Dicke des Dielektrikums beeinflusst den Durchmesser der für die Chipkontaktierung benötigten Micro-vias und die Dickenverteilung ist wichtig für das Prozessfenster beim Laserbohren. Diese beiden Größen hängen von Kleberdicke bzw. -verteilung, Chipdicke bzw. -verteilung, Chipanzahl und vom Verpressprozess ab. Bei einem Micro-via Durchmesser von 50µm wird eine Dielektrikumsdicke zwischen 20 und 30µm angestrebt. Abbildung 3 zeigt einen eingebetteten Chip. 50µm Abb.3: Eingebetteter gedünnter Chip Laserbohren [1] Für das Bohren der Micro-vias zur Ankontaktierung der Chippads wird eine Laserbohrmaschine mit einem kombinierten Lasersystem verwendet. Das Kupfer wird zuerst mit einem UV-Laser geöffnet (Abb.4) und anschließend wird das Harz mit einem CO 2 -Laser bis zu den Chippads entfernt. Der Vorteil dieses kombinierten Systems ist, dass die Chippads nicht durch den CO 2 Laser beschädigt werden. Bei reinen UV Lasersystemen ist hingegen die Gefahr der Beschädigung bei schwankenden Dickenverteilungen oder Prozessparametern gegeben. Abb.5 zeigt eine Laserbohrmaschine mit kombiniertem Lasersystem

5 Abb.4: Mit dem UV-Laser geöffnete Kupferschicht Abb.5: Laserbohrmaschine mit UV- und CO 2 -Bohrkopf Da der Durchmesser der zu kontaktierenden Chippads in einem Bereich von 150µm liegt, reicht die Genauigkeit der in der Leiterplattenproduktion üblichen Registrier- und A- lignmentmethoden nicht mehr aus. Die Registrierung erfolgt daher auf vier lokale A- lignmentmarken die auf der Innenlage d.h. auf der Lage, auf die der Chip bestückt ist. Diese Marken müssen zuerst mit dem Laser freigelegt werden (Abb.6)

6 Abb.6: Leiterplatte mit lokalen Alignmentmarken für Laserbohren und Fotoprozess Ankontaktierung und Metallisierung Nach dem Bohren der Microvias mit dem Laser erfolgt die Bohrlochreinigung und Metallisierung. Zuerst wird das Bohrloch mit einer Permanganatätze, dem so genannten Desmearingschritt, von Harzrückständen befreit. Anschließend wird die Oberfläche mit Palladium aktiviert, damit chemisch Kupfer (Schichtdicke von 0,5-0,8µm) aufgebracht werden kann. Als letzter Schritt wird galvanisch Kupfer aufgebracht, wobei die so genannte Pulse-Plating Technologie verwendet wird [2]. Abbildung 4 zeigt ein lasergebohrtes und metallisiertes Microvia zur Ankontaktierung der Chip-Pads. 50µm Abb.7: Micro-via zur Ankontaktierung des Chip-Pads Fotoprozess auf der Außenlage

7 Die Strukturierung der Außenlagen erfolgt durch einen Fotoprozess mit anschließendem Sprühätzen. Damit hier die geforderten hohen Genauigkeiten von besser als ±15µm erreicht werden, ist auch hier die Registrierung auf lokale Aligmentmarken (Abb.6) erforderlich. Mit Standard-Resisten, die etwa eine Dicke von 30µm besitzen, ist die erzielbare Feinheit des Leiterbildes nicht ausreichend (Abb.8).Damit Leiterabstände von 50µm strukturiert werden können, ist es erforderlich, Resiste mit einer Dicke von 15-20µm einzusetzen, wobei auch die Kupferdicke der Außenlage in einem Bereich von 25µm liegen sollte. Abb.8: Hohe Leiterzugsdichte im Bereich über dem eingebetteten Chip Im folgenden Abschnitt werden zwei Demonstratoren beschrieben die mit dem zuvor festgelegten Prozessabläufen gefertigt wurden. Smart Card Module Das Smart Card Module ist ein einfacher Demonstrator, wie er für Bankomat- und Identifizierungskarten verwendet wird. Dies Größe des Moduls beträgt 12,6mm x11,4mm und es ist ein Controllerchip eingebettet. Die Dicke des Gesamtaufbaus beträgt 0,35mm. In Abbildung 9 ist ein Smart Card Modul in der Ansicht von oben und im Querschnitt dargestellt. Eingebetteter Chip Micro via to Chip pad Chip Chip pad Abb.9: Draufsicht und Querschnitt des Smart Card Modul

8 Magnetometer Diese Sensoranwendung ist ein 2D-Kompass und basiert auf einem eingebetteten Controller ASIC-Chip und einem Magnetfeldsensor. Die Größe des eingebetteten Chips beträgt 2,2mm x 2,3 mm. Zusätzlich sind noch zwei Chips eingebettet, die zur Untersuchung von Zuverlässigkeitseigenschaften dienen. Abbildung 10 zeigt das Magnetometermodul in der Ansicht von oben Controller ASIC Abb.10: Draufsicht des Magnetometermoduls Literatur [1] Hannes Stahr: "UV lasers, CO 2 lasers and hybrids all offer advantages and disadvantages. Will one technology make the others obsolete?"; Printed Circuit - Design and Manufacture, January 2006, [2] K. C. Yung, T. M. Yue, K. C. Chan, and K. F. Yeung: "The Effects of Pulse Plating Parameters on Copper Plating Distribution of Microvia in PCB Manufacture"; IEEE Transactions On Electronics Packaging Manufacturing, Vol. 26, No. 2, April 2003, pp