Grundaufbau und Programmierung. eines FPGAs

Transkript

1 Seminararbeit Grundaufbau und Programmierung eines FPGAs Autor: Oestreich Jérôme Matrikelnr.: Erstprüfer: Prof. Dr. Wilhelm Hanrath Zweitprüfer: Dipl.-Ing. Björn Christian Höper Aachen, den

2

3 1 Einführung zur Technologie von programmierbaren Logikbausteinen Inhaltsverzeichnis 1 Einführung zur Technologie von programmierbaren Logikbausteinen Was sind FPGAs? Anwendungsgebiete Programmiertechnologien Vergleich FPGA vs. ASIC Vergleich Mikrocontroller Fazit Programmierung von FPGAs Der Programmierablauf Die Design Eingabe Die Synthese Die Implementierung Übersetzen Map Place & Route Programmierung des FPGAs Design Verifikation Literaturverzeichnis... 20

4 1 Einführung zur Technologie von programmierbaren Logikbausteinen 1 Einführung zur Technologie von programmierbaren Logikbausteinen Programmierbare Logikbausteine bieten die Möglichkeit, digitale Schaltungen mit hoher Komplexität aufzubauen. Heutzutage versteht man unter programmierbaren Logik Bausteinen, Bauelemente die in einer Hardwarebeschreibungssprache (Hardware Description Languages, HDL) wie VHDL oder Verilog konfiguriert werden. Zu diesen Bausteinen gehören FPGAs. 1.1 Was sind FPGAs? Wie oben bereits beschrieben ist das Field Programmable Gate Array kurz FPGA - ein integrierter Schaltkreis der Digitaltechnik, der zum Aufbau digitaler, logischer Schaltungen dient. Im allgemeinen Sprachgebrauch sind integrierte Schaltkreise auch als Chip bekannt. Ein FPGA besteht im Wesentlichen aus einer zweidimensionalen Matrix (Array) von (programmierbaren) Logikblöcken (Configurable Logic Block) und konfigurierbaren Verbindungen (Interconnection Resources) zwischen diesen Blöcken. Des Weiteren existieren noch Ein- und Ausgabeblöcke (I/O Blocks) zur Kommunikation mit der Außenwelt. Alle diese Blöcke eines FPGAs sind von einer oder mehreren Uhren abhängig (Abbildung 1). 1 Abbildung1: Interne Architektur eines FPGA 1 3

5 1 Einführung zur Technologie von programmierbaren Logikbausteinen 1.2 Anwendungsgebiete FPGAs wurden früher als Glue-Logic eingesetzt. Sie dienten lediglich dazu zwei einfache miteinander inkompatible logische Schaltungen zu verbinden. Außer dieser Verbindung hatten sie keine weitere Funktion. Durch die extreme Weiterentwicklung von FPGAs in den letzten Jahrzehnten haben sich auch die Anwendungsbereiche vervielfacht. FPGAs werden heute nicht mehr nur als Glue- Logic verwendet. Sie werden bei der Echtzeit Verarbeitung von einfachen bis hin zu komplexen Algorithmen eingesetzt. Diese Algorithmen reichen über digitale Filter bis hin zur Ausführung einer schnellen Fourier Transformation. FPGAs werden auch in Parallelcomputern verbaut. Es gibt FPGA-Rechner die zum Brechen kryptografischer Verfahren eingesetzt werden. Ein Beispiel für so einen Entschlüsselungsrechner ist der aus 120 FPGAs bestehende Parallelrechner COPACABANA. Die inzwischen erreichte Anzahl von Logikblöcken erlaubt die Integration mehrerer eingebetteter Computersysteme in einen einzigen FPGA-Baustein inklusive CPU(s), Bussystem(en), RAM, ROM, RAM- Controller, Peripherie-Controller etc. Solche kompletten Systeme werden als System on a Chip (SoC) bezeichnet. Aber auch Protokoll-Implementierungen wie Teile des Ethernet-MAC-Layers, die Kodierung von digitalen Videosignalen, die Verschlüsselung von Daten und Fehlerkorrekturverfahren sind Anwendungsgebiete. 2 Fazit: FPGAs werden in allen Bereichen der Digitaltechnik eingesetzt, vor allem aber dort, wo es auf schnelle Signalverarbeitung und flexible Änderung der Schaltung ankommt, um beispielsweise nachträgliche Verbesserungen an den implementierten Funktionen vornehmen zu können, ohne dabei direkt die physische Hardware ändern zu müssen

6 1 Einführung zur Technologie von programmierbaren Logikbausteinen 1.3 Programmiertechnologien Die vorhandenen Logikbausteine und Verbindungsleitungen eines FPGAs (auch Programmierelemente genannt) können so programmiert werden, dass eine bestimmte, vom Anwender gewünschte Funktion realisiert wird. Dass die Logikfunktionen programmiert werden ist nicht korrekt, denn FPGAs laden keine ablauffähige Software. Stattdessen werden die auf dem FPGA vorhandenen Ressourcen so konfiguriert, dass sie den Wünschen des Anwenders entsprechen. Es ist also sinnvoller von einer Konfiguration des FPGA zu sprechen. Benutzt werden allerdings beide Begriffe. Die Art und Weise wie Programmierelemente physikalisch realisiert werden, wird Programmiertechnologie genannt. 4 Es gibt zwei grundlegende Arten von Programmiertechnologien: Rekonfigurierbare FPGAs und nicht-rekonfigurierbare OTP 5 FPGAs, die nur einmal beschrieben werden können. Diese beiden unterscheiden sich in der Implementierung und im Mechanismus zur Verbindung der Logikblöcke. Rekonfigurierbare FPGAs sind die dominierende Art, da ihr Vorteil in der unbeschränkten Wiederprogrammierbarkeit liegt. Bei rekonfigurierbaren FPGAs wird die Konfiguration in Speicherzellen abgelegt. Diese Speicherzellen können SRAM 6 -, EPROM 7 -, EEPROM 8 - oder Flash-PROM 9 -Zellen sein. Mit dem Ausgangssignal einer solchen Zelle kann ein Durchgangsgatter (a) oder ein Multiplexer (b) angesprochen werden. Es kann aber auch eine sogenannte Nachschlagetabelle (c) (Lookup Table, LUT) aus mehreren Zellen gebildet werden (Abbildung 2). Abbildung 2: Darstellung eines Durchgangsgatters (a), eines Multiplexers (b) und einer Nachschlagetabelle (c). Abhängig vom Zustand der Speicherzelle eines Durchgangsgatters sind die Leitungssegmente, die an beiden Seiten des Transistors (der verbindungsherstellende Teil des Durchgangsgatters) angeschlossen sind, miteinander leitend verbunden oder nicht One Time Programmable 6 Static random-access memory 7 Erasable programmable read-only memory 8 Electrically erasable programmable read-only memory 9 Programmable read-only memory

7 1 Einführung zur Technologie von programmierbaren Logikbausteinen Durch jeden leitenden Transistor wird ein Widerstand in den Signalfluss eingebaut, der eine entsprechend längere Signallaufzeit verursacht. Bei einem Multiplexer wird anhand des Inhalts der Speicherzelle entschieden welche Eingangsleitung bis zum Ausgang durchgeschaltet wird. Mit Hilfe von Nachschlagetabellen können beliebige boolesche Funktionen nachgebildet werden. Eine LUT besteht aus n Eingängen, für alle der möglichen 2 n Kombinationen der Eingänge existiert eine Speicherzelle. Die Adressierung der richtigen Speicherzelle wird durch die Kombination der n Eingänge gewährleistet. In dieser Speicherzelle ist der, für die Eingangskombination festgelegte, Ausgabewert der booleschen Funktion gespeichert. Das bedeutet, dass bei entsprechender Änderung der gespeicherten Werte, die Eingänge beliebig vertauscht werden können. Auch das zeitliche Verhalten wird durch Vertauschung der Eingänge nicht beeinflusst, da die Durchlaufzeit für eine LUT immer der Zugriffszeit auf eine Speicherzelle entspricht (Abbildung 3). Abbildung 3: Eine LUT mit 2 Eingängen, bestehend aus 4x1 RAM. Das RAM ist mit belegt und implementiert so die Funktion a xor b. 11 In den FPGA-Bausteinen gibt es zumeist keine speziellen Bereiche für den Konfigurationsspeicher. Vielmehr sind die Speicherzellen über den Chip verteilt, so dass sie in der Nähe der Logikelemente angeordnet sind, die sie kontrollieren. 12 Bei rekonfigurierbaren FPGAs hält die Programmierung nur so lange wie durch das FPGA Strom fließt. Wird die Stromzufuhr unterbrochen dann muss das FPGA neu konfiguriert werden. Durch diesen Vorgang ist es möglich das FPGA mit einer ganz anderen Konfiguration zu beschreiben. Wenn man nicht nach jeder Stromunterbrechung die Konfiguration neu laden möchte bieten sich OTP FPGAs an

8 1 Einführung zur Technologie von programmierbaren Logikbausteinen OTP FPGAs benutzen die Antifuse 13 - Technologie um permanente Verbindungen im Chip herzustellen. Diese Technologie funktioniert invers zur Sicherung. Eine Sicherung schmilzt bei Aktivierung irreversibel und unterbricht so einen bestehenden Kontakt. Bei Antifuses wird die Isolationsschicht durch das Anlegen einer Programmierspannung irreversibel durchgebrannt und es entsteht eine niederohmige Verbindung mit geringer Kapazität. Die zur Programmierung notwendigen hohen Spannungen und Ströme werden von peripheren Schaltelementen des FPGA bereitgestellt, die aufgrund der erforderlichen Leistung deutlich mehr Platz einnehmen als die eigentliche Schaltung selbst. Im Vergleich zur Fuse-Technik sind geringere Ströme zur Programmierung erforderlich. 14 OTPs können nur einmal konfiguriert werden. Möchte man eine Designänderung durchführen muss der gesamte Chip weggeworfen werden und an seiner Stelle ein neuer, noch nicht konfigurierter, Chip eingesetzt werden. Dafür bleibt die Programmierung auch ohne Spannung erhalten es ist also kein weiterer PROM vonnöten. Fazit: FPGAs können anhand der Rekonfigurierbarkeit, der Größe und Anzahl der Programmierelemente, dem Herstellungsaufwand, den elektronischen Eigenschaften der Verbindungselemente und der Programmiertechnologie unterschieden werden. Neben der Rekonfigurierbarkeit bildet auch die Größe der Programmierelemente, der Herstellungsaufwand und die elektronischen Eigenschaften des Verbindungselementes weitere Unterschiede zwischen den Programmiertechnologien. Alle Programmiertechnologien haben ihre Vor- und Nachteile, die sie für bestimmte Anwendungen prädestinieren. 13 Übersetzung: Anti- Sicherungen

9 1 Einführung zur Technologie von programmierbaren Logikbausteinen 1.4 Vergleich FPGA vs. ASIC Ein Application Specific Integrated Circuit (ASIC) bezeichnet einen integrierten Schaltkreis, der für eine ganz bestimmte Anwendung entwickelt und produziert wird. Da der Chip speziell an die Bedürfnisse des Anwenders angepasst ist, kann das ASIC auch nur für diese Anwendung gebraucht werden, für andere Anwendungen ist das ASIC nicht zu gebrauchen. Die Kosten: Wie Darstellung 4 zu entnehmen ist sind die Kosten für die Entwicklung und Vorbereitung zur Fertigung eines ASICs deutlich höher als bei einem FPGA. Abbildung 4: Als NRE-Kosten (Non recovering Engineering) werden die Kosten für die Entwicklung und Vorbereitung zur Fertigung von ASICs bezeichnet. 15 Wenn man benutzerdefinierte Hardwarefunktionen für eine relativ kleine Anzahl von Systemen benötigt rechnen sich ASICs nicht. Änderungen im FPGA-Design fallen im Vergleich zu den hohen Kosten der Neugestaltung eines ASICs kaum ins Gewicht. Die Markteinführungszeit: Die FPGA-Technologie bietet Flexibilität und die notwendigen Funktionen für eine schnelle Prototypenerstellung. Dies ist besonders wichtig vor dem Hintergrund einer schnellen Markteinführung. Mit Hilfe von FPGAs können Ideen und Konzepte getestet und anschließend in Hardware überprüft werden, ohne dass ein langer Entwicklungs- und Fertigungsprozess wie bei ASICs notwendig wäre. 16 Zudem wird durch die Flexibilität von FPGAs der Langzeiteinsatz gewährleistet. Sie können ohne größeren Kosten- und Zeitaufwand neu konfiguriert werden und sich so dem aktuellen Stand der Technik anpassen. Dies ist im Bereich der Kommunikationsprotokolle wichtig, da sich die Spezifikationen der Protokolle über Jahre hinweg verändern können. Bei ASICs wären dafür Wartungen und gewisse Aufwärtskompatibilitäten erforderlich

10 1 Einführung zur Technologie von programmierbaren Logikbausteinen Die Hardware: Die Hardware betreffend sind FPGAs den ASICs gegenüber im Nachteil. FPGAs haben eine geringere Taktrate und eine geringere Logikdichte, ein FPGA braucht bei gleicher Technologie das Zehnfache der Fläche die ein ASIC benötigt. Der Leistungsbedarf eines FPGAs für die gleiche Menge an Logik bzw. an Funktionen ist wesentlich höher. Der größte Nachteil, aber auch der größte Vorteil von FPGAs gegenüber ASICs ist ihre Rekonfigurierbarkeit. Bei einem Großteil der FPGAs (OTPs ausgenommen) geht die Konfiguration bei jeder Spannungsunterbrechung verloren. Zum Schluss sind in Tabelle 1 nochmal die größten Vor- und Nachteile von FPGAs und ASICs gegenübergestellt. Tabelle 1: Vor- und Nachteile von FPGAs und ASICs. ASIC FPGA Preis Hoch Niedrig Entwicklungszeit Hoch Niedrig Fertigungszeit Hoch Niedrig Herstellungskosten Hoch Niedrig Fläche Niedrig Hoch Ausnutzung Hoch Niedrig Geschwindigkeit Hoch Niedrig Flexibilität Niedrig Hoch 9

11 1 Einführung zur Technologie von programmierbaren Logikbausteinen 1.5 Vergleich zu Mikrocontrollern Als Mikrocontroller (auch µcontroller, µc, MCU) werden Halbleiterchips bezeichnet, die mit dem Prozessor mindestens Peripheriefunktionen auf einem Chip vereinen. In vielen Fällen befindet sich der Arbeits- und Programmspeicher ebenfalls teilweise oder vollständig auf dem gleichen Chip. Ein Mikrocontroller ist praktisch ein Ein-Chip-Computersystem. Für manche Mikrocontroller wird auch der Begriff System-on-a-Chip oder SoC verwendet. 17 Die Informationsverarbeitung: FPGAs bieten grundsätzlich die Möglichkeit Informationen vollkommen parallel zu verarbeiten. Schnell zu erfassende Signale werden oft voll parallel und langsamere Signale zyklisch verarbeitet. Dadurch sind auch bei niedriger Taktung viele Operationen gleichzeitig möglich. Es muss aber für jede Operation auf einem FPGA ein Stück Hardware synthetisiert werden. Der Grad der Parallelisierung ist also durch die Hardware beschränkt. Der Prozessor eines Mikrokontrollers arbeitet lange Programme sequentiell ab und benötigt dafür nur sehr wenig Hardware. Der Unterschied in der Leistungsfähigkeit von konfigurierbaren Logikschaltungen und Mikroprozessoren wird in der folgenden Abbildung deutlich (Abbildung 5). Abbildung 5: Leistungsfähigkeit von konfigurierbaren Logikschaltungen und Mikroprozessoren Beide Systeme führen nur den gezeigten Algorithmus aus, der Mikroprozessor braucht im Gegensatz zum FPGA sechsmal so viele Zyklen

12 1 Einführung zur Technologie von programmierbaren Logikbausteinen 1.6 Fazit Der branchenübergreifende Einsatz von FPGA-Chips erklärt sich aus dem Umstand, dass FPGAs die besten Eigenschaften von ASICs und prozessorgestützten Systemen vereinen. Im Gegensatz zu ASICs bieten FPGAs hardwaregetaktete Geschwindigkeit und Zuverlässigkeit bei gleichzeitiger Kosteneffizienz. Wiederprogrammierbare Siliziumchips sind genauso flexibel, wie Software, die auf einem Prozessor ausgeführt wird. Ihre Leistungsfähigkeit wird jedoch nicht von der Anzahl der verfügbaren Prozessorkerne eingeschränkt. Im Unterschied zu Prozessoren verfügen FPGAs tatsächlich über parallele Ausführung, so dass verschiedene Verarbeitungsoperationen nicht auf die gleiche Ressource angewiesen sind. Jeder einzelne Verarbeitungs-Task wird einem dedizierten Bereich auf dem Chip zugewiesen und kann so autonom und ohne Beeinflussung anderer Logikblöcke ausgeführt werden. Auf Grund dessen wird die Leistungsfähigkeit der Anwendung nicht eingeschränkt, wenn weitere Verarbeitungs-Tasks hinzugefügt werden

13 2 Programmierung von FPGAs 2 Programmierung von FPGAs Wie schon ganz zu Anfang beschrieben, werden programmierbare Logikbausteine mit Hilfe von Hardwarebeschreibungssprachen konfiguriert. Da FPGAs zu diesen Logikbausteinen gehören werden auch sie mit Sprachen wie VHDL oder Verilog programmiert. Diese Sprachen sind formale Sprachen die das Design und die Operationen von integrierten Schaltungen beschreiben. Um den Unterschied zwischen einer Hochsprache und einer Hardwarebeschreibungssprache zu verdeutlichen folgt eine Vergleichstabelle der wichtigsten Eigenschaften. In Hochsprachen werden Werte in Variablen gespeichert werden Module durch Funktionen realisiert, die durch Aufruf abgearbeitet werden erfolgt Kommunikation zwischen Modulen über Funktionsparameter werden Instruktionen sequentiell abgearbeitet benötigt jede Instruktion eine gewisse Anzahl an Prozessorzyklen zur Ausführung In Hardware- Beschreibungssprachen sind Werte entweder Signale oder Register-Variablen werden Module durch FEs (Funktionseinheiten) realisiert, deren Ausgangssignale nur bei Änderung eines Eingangs neu berechnet werden erfolgt Kommunikation durch Austausch von Signalen über Ports arbeiten alle FEs parallel. Innerhalb eines FE wird aber ggf. sequentiell abgearbeitet benötigt jede Funktionseinheit eine Verzögerung t. Diese Verzögerung entsteht, da jede FE auf den nächsten Uhrentakt wartet, um ihr Signal weiterzugeben. 12

14 2 Programmierung von FPGAs 2.1 Der Programmierablauf Der vereinfachte Designablauf für die Programmierung eines FPGAs ist in Abbildung 6 dargestellt. Abbildung 6: Designablauf für die Programmierung eines FPGAs. Auf der linken Seite sind die Grundschritte des Designablaufs in der abzuarbeitenden Reihenfolge dargestellt. Auf der rechten Seite stehen die Simulationen und Analysen zur Designverifikation in Abhängigkeit von den für sie relevanten Grundschritten. Begonnen wird mit der Eingabe des Designs. Wenn die gewünschte Funktionalität eingegeben und mit Hilfe der Verhaltenssimulation überprüft worden ist, folgt die Synthese. Sie produziert eine Netzliste, die in der Implementation benötigt wird. Die Implementierung passt den Programmcode an die gewählte Architektur (des FPGA) an. Anschließend wird die Netzliste in einen Bitstream für die Konfiguration konvertiert. Das Besondere an dem Ablauf ist, dass der Designer nach jeder Simulation bzw. Analyse im Fehlerfall gezwungen ist zurück zur Eingabe des Designs zu gehen und eventuelle Fehler zu beheben oder Verbesserungen vorzunehmen. Die Simulationen und Analysen zur Verifikation des Designs werden im Punkt erläutert. Die Spezifikationen und Namen der während dem Designablauf erstellten Dateien und der Designablauf selber bezieht sich auf die Firma Xilinx. 13

15 2 Programmierung von FPGAs Die Design Eingabe Zur Konfigurationseingabe stehen dem Designer verschiedene Techniken zur Verfügung: Die Schematische Eingabe (Abbildung 7), Hardwarebeschreibungssprachen(Abbildung 8) und eine Kombination aus beidem. Abbildung 7: Schematische Eingabe Abbildung 8: Hardwarebeschreibungssprache Für welche Technik sich der Designer entscheidet liegt an der zu implementierenden Funktionalität und dem Designer selbst. Die Techniken können auch gemischt werden. Wenn der Designer hardwarebezogener denkt ist die schematische Eingabe vorteilhaft, zumal die schematische Eingabe eine bessere Visualisierung des Designs ermöglicht. Wenn das Design komplex ist oder der Designer eher algorithmenorientiert denkt, dann ist eine Hardwarebeschreibungssprache die bessere Wahl. Beschreibungssprachen bieten auch eine höhere Ebene der Abstraktion. Der Designer wird von den Details der Hardwareimplementierung isoliert. Eine weitere existierende aber selten genutzte Möglichkeit für die Eingabe ist der Entwurf mittels Zustandsmaschinen. Diese Möglichkeit bietet sich für die Programmierung einzelner Funktionseinheiten des FPGAs als Zustandsmaschine an. Bei schematischer Eingabe oder bei der Eingabe über eine Hardwarebeschreibungssprache ist die Zustandsprogrammierung nicht so anschaulich und folglich schwerer zu programmieren. Allerdings gibt es wenige Design- Werkzeuge die diese Eingabemöglichkeit anbieten. In der weiteren Beschreibung des Designablaufs werde ich mich auf die Eingabe des Designs mit der Hardwaresprache VHDL konzentrieren. 14

16 2 Programmierung von FPGAs Die Synthese Die Synthese ist der Prozess, in dem die Eingabedaten in einer der Hardwarebeschreibungssprache VHDL oder Verilog in eine Geräte- Netzliste übersetzt werden, d.h in eine Liste aus Schaltungen von logischen Elementen (Logikgatter, Flip Flops, usw.). Wenn das Design in mehrere Einheiten aufgeteilt ist, wird für jede Designeinheit eine eigene Netzliste erstellt. Der Syntheseprozess überprüft die Syntax des Programmcodes und analysiert die Hierarchie des Designs. Bei der Synthese spielt die konkrete Hardware, auf der die Funktionalität später implementiert werden soll, noch keine Rolle. Die erzeugten Netzlisten werden in einer NGC( Native Generic Circuit) Datei gespeichert (Abbildung 9). Abbildung 9: Synthese einer NGC Datei. 15

17 2 Programmierung von FPGAs Die Implementierung Erst mit der Implementierung beginnt die Anpassung des Programmcodes an die gewählte FPGA Architektur. Die Implementierung beinhaltet drei Arbeitsschritte: 1. Übersetzen (Translate) 2. Map 3. Place & Route Übersetzen Vor dem Übersetzen werden Einschränkungen definiert, diese Einschränkungen sind nichts anderes als die Zuordnung der Ports aus dem Design zu physikalischen Elementen (Pins, Taster, Knöpfe, usw.) der Zielarchitektur und die Angabe zeitlicher Anforderungen an das Design. Alle Informationen bezüglich der Einschränkungen werden in einer UCF (User Constraints File) Datei gespeichert. Das Übersetzen kombiniert alle Netzlisten und Einschränkungen (Constraints) zu einer Logik Design Datei. Diese Datei wird als eine NGD (Native Generic Database) gespeichert, die mit Hilfe des NGD Build Programms erstellt wird (Abbildung 10) Map Abbildung 10: Erstellung einer Native Generic Database (NGD) Datei. Beim Mapping wird den abstrakten Logikelementen der Netzliste konkrete Hardware aus dem FPGA zugeteilt. Es wird eine NCD (Native Circuit Description) Datei generiert, die die beim Übersetzen erzeugte NGD Datei in eine physikalische Repräsentation des Designs auf die Komponenten des FPGAs darstellt (Abbildung 11). 16

18 2 Programmierung von FPGAs Place & Route Abbildung 11: Erstellung einer Native Circuit Description (NCD) Datei. Der Place and Route Prozess (PAR) platziert (Place) die vom Mapping zugeteilten Hardware Bausteine innerhalb des FPGAs unter Berücksichtigung der beim Übersetzen erzeugten Einschränkungen. Zudem werden diese Logikblöcke miteinander verdrahtet (Route) (Abbildung 12). Der Placer hat auszuwählen welcher Hardware Baustein genutzt werden soll. Der Placer beginnt in einer Ecke des FPGA und fängt an dieses anhand der ihm zur Verfügung stehende Netzliste zu füllen. Er nimmt dabei - so lange Komponenten in der Netzliste vorhanden sind - die oberste Komponente aus der Netzliste und platziert sie auf dem nächsten freien Platz. Der Router muss beim Verdrahten der Bausteine die zeitlichen Vorgaben (Constraints) beachten und nicht einem schnellen Signal eine lange Leitung zuweisen. Allerdings stimmt es nicht ganz, dass der Router immer die optimale Leitung berechnet, da die Berechnung zu aufwändig wäre und zu viel Zeit in Anspruch nehmen würde. Er beachtet hierbei hauptsächlich die vom Designer eingegebenen Vorgaben und verknüpft die restlichen Bauelemente ohne weitere Optimierung miteinander. Das PAR ist der aufwändigste Teil der Implementierung. Die Software versucht dabei, eine optimale Anordnung der Schaltungsteile im FPGA zu finden die mit den vorhandenen Ressourcen realisierbar ist. Abbildung 12: Place & Route. 17

19 2 Programmierung von FPGAs Programmierung des FPGAs Um dem FPGA schlussendlich seine Konfiguration zu übergeben wird die vom PAR erzeugte geroutete NCD Datei in einen Bitstream konvertiert und mit Hilfe eines JTAG 20 - Adapters auf das FPGA oder seinen Konfigurationsspeicher gespielt Design Verifikation Verhaltenssimulation (Behavioral Simulation) Die Verhaltenssimulation wird vor der Synthese durchgeführt, um zu prüfen ob der Programmcode korrekt ist und das eingegebene Design wie vorgesehen funktioniert. Die Verhaltenssimulation wird bei VHDL oder Verilog Designs durchgeführt. Es werden Signale und Variablen beobachtet, es können Haltepunkte gesetzt werden und man kann das Zusammenspiel der Prozeduren und Funktionen begutachten. Wenn dem Designer Fehler oder Unstimmigkeiten auffallen kann er den HDL Code ändern. Zur Zeit der Verhaltenssimulation sind die spätere Ressourcennutzung und die zeitlichen Einschränkungen noch unbekannt. Ein Beispiel ist in Abbildung 13 zu sehen. Abbildung 13: Verhaltenssimulation eines Counters in ISim. Die Verhaltenssimulation ist mit dem Debugging bei Hochsprachen zu vergleichen. Es können zum Beispiel Haltepunkte definiert werden, allerdings gibt es auch Unterschiede. Es werden keine Variablen betrachtet, sondern die Signale an sich. Zu beachten ist hierbei, dass sich die Signale nicht wie Variablen 20 Joint Test Action Group : IEEE Standard

20 2 Programmierung von FPGAs sequentiell, also nacheinander, sondern parallel verändern. Die Verhaltenssimulation wird außerdem nur für eine vom Designer festgelegte Zeit durchgeführt und nicht bis zum Ende des Programms, da es ja nur eine bestimmte Konfiguration des FPGAs gibt und kein Programm das auf dem FPGA läuft. Funktionale Simulation (Functional Simulation) Die funktionale Simulation gibt Informationen über die logischen Operationen der Schaltung. Der Designer kann mit dieser Simulation nach dem Übersetzungsprozess nochmals die Funktionalität der Schaltung überprüfen. Statische Zeitanalyse (Static Timing Analysis) Die statische Zeitanalyse liefert eine Analyse des Zeitverhaltens einer Schaltung. Sie kann nach dem Mapping und nach dem Place & Route ausgeführt werden, da erst dann die gewünschten Zeiten für das Design bekannt sind. Der Unterschied zwischen der Zeitanalyse nach dem Mapping und nach dem PAR ist das realitätsnähere Zeitverhalten in der Schaltung. Bei der Zeitanalyse nach dem Mapping wird die Gesamtzeitverzögerung der Schaltung berechnet und geschaut ob die vorgegebenen zeitlichen Einschränkungen erreichbar sind. Diese Berechnung basiert auf Mittelwerten für die durchschnittliche Zeitverzögerung eines Bauelements des FPGAs. Bei der Zeitanalyse nach dem PAR sind, im Gegensatz zur Zeitanalyse nach dem Mapping, die konkreten Zeitverluste der zur Benutzung ausgewählten Bauteile bekannt und die Gesamtzeitverzögerung der Schaltung kann genauer berechnet werden. Entspricht die errechnete Zeitverzögerung nicht den Vorgaben muss der Designer seine Konfiguration überarbeiten oder sein Mapping überprüfen und optimieren. 19

21 3 Literaturverzeichnis 3 Literaturverzeichnis 1. Xilinx - Programmable Logic Design Quick Start Guide ( ) 2. RoboterNetz - Artikel FPGA (Stand ) 3. National Instruments Developer Zone Artikel Wie funktionieren FPGAs? (Stand ) 4. Mandapati Krishna Chaitanya FPGA Design Flow (Stand ) 5. WEB LEXIKON: Ein Blick zurück Field Programmable Gate Array (Stand ) 6. Wikipedia Artikel Anwendungsspezifische integrierte Schaltung (Stand ) 7. Alexander Giese Seminar: Rekonfigurierbare Hardware- Strukturen ( ) ws0405/alexander_giese/praesentation.pdf 8. Only-VLSI Artikel FPGA vs. ASIC (Stand ) Artikel FPGA (Stand ) Wikipedia- Artikel Field Programmable Gate Array (Stand ) National Instruments Developer Zone Artikel Einführung in die FPGA- Technologie: Die 5 größten Vorteile (Stand ) Markus Wannemacher Das FPGA-Kochbuch (1998) Artikel FPGA/CPLD Toolchain (Stand ) Wikipedia- Artikel Very High Speed Integrated Circuit Hardware Description Language (Stand ) Wikipedia Artikle Hardwarebeschreibungssprache (Stand ) Artikel Programmierbare Logik (Stand ) 20