IHS2 Seminar. Jorge Meza Zusebau R2082, Tel: -4128

Größe: px

Ab Seite anzeigen:

Download "IHS2 Seminar. Jorge Meza Zusebau R2082, Tel: -4128"

Viktor Ziegler
vor 6 Jahren
Abrufe

1 Jorge Meza Zusebau R2082, Tel: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 14. Januar 2014 Self-Organization 14 January

2 Nächster Termin Das letzte findet am (Alle Gruppen) K2077 (15:00 16:30) statt!! Umfrage zur Übung "IHS2 und EIHS 14. Januar

3 Inhalt des Seminars Heute Scheduling High-Level Synthesis digitaler Systeme Datenflussgraph (DFG) Kontrollflussgraph (CFG) Verteilung von Aufgaben auf Prozessoren Prozessgraph Praktische Aufgaben 14. Januar

4 Scheduling (High-Level Synthesis digitaler Systeme) Jorge Meza Zusebau R2082, Tel: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 14. Januar 2014 Self-Organization 14 January

5 High-Level Synthesis Vollautomatischer Entwurf auf algorithmischer Ebene Entwickler ist mit den Aufgaben der Spezifikation der Algorithmen beauftragt Entwurf des Datenpfades und Kontrollpfades digitaler Systeme DFG und CFG werden häufig als Zwischendarstellungen verwendet Grundaufgaben Allokation Bestimmung von Ressourcentypen und Anzahl der benötigten Instanzen Scheduling (Ablaufplanung [1]) Festlegen von Startzeiten der Aufgaben unter Berücksichtigung aller Datenabhängigkeiten Mapping (Bindung [1]) Spezifiziert auf welchem Ressourcetyp und auf welcher Instanz eine Aufgabe implementiert wird Grundalgorithmen für Scheduling ASAP und ALAP [1] J. Teich: Digitale Hardware/Software Systeme. Springer, Januar

6 Datenflussgraph (DFG) Formale Beschreibung für Daten-dominierte Anwendungen (bspw. digitale Signalverarbeitung) Menge von Verarbeitungseinheiten (Knoten) verbunden mit einer Menge von Pfeilen, die den Datenfluss und die Datenabhängigkeiten repräsentieren Ausgabe ist eine Funktion der Eingabe Keine Zustände, keine externen Ereignisse zum Auslösen von Zustandsänderungen Anwendbar für Scheduling (Ablaufplanung) und Code-Generierung 14. Januar

7 ASAP Algorithmus (ohne Ressourcenbeschränkungen) Idee: Jeden Knoten so früh wie möglich (as soon as possible ASAP) starten Bestimmung der latenzoptimalen Ablaufplanes Problem der Latenzminimierung kann in polynomieller Zeit exakt gelöst werden 14. Januar

8 ALAP Algorithmus (ohne Ressourcenbeschränkungen) Idee: Jeden Knoten so spät wie möglich (as late as possible ALAP) starten Komplementärer Algorithmus Das Algorithmus ermittelt die spätesten Startzeitpunkte alle Knoten. 14. Januar

9 DFG + Scheduling Aufgabe 1 Erzeugen Sie für folgende Gleichungen eine Datenflussbeschreibung (DFG) x = 3*7+4*a y = 2*x+b^2 z = a*b+5 Führen Sie dies nach folgenden Arten durch ASAP ohne Ressourcenbeschränkungen ALAP ohne Ressourcenbeschränkungen 14. Januar

10 DFG + Scheduling Lösung (ASAP) t a * t1 14. Januar

11 Latenz + Mapping Aufgabe 2 Wie viele Takte werden für die ASAP und ALAP Lösungen benötigt, wenn eine Multiplikation 4 Takte benötigt eine Addition 2 Takte benötigt Wie viele Ressourcen (Multiplizierer und ALUs) sind notwendig für eine maximal parallele Abarbeitung? (Mapping) ASAP ALAP Wie kann die Abarbeitung mit wenigen Ressourcen im Vergleich zu ASAP und ALAP Lösungen umgesetzt werden? (Scheduling + Mapping Ressourcen minimieren) Wie viele Multiplizierer und ALUs sind notwendig? Wie viele Takte sind für die gesamte Abarbeitung notwendig? Ist es möglich die Ressourcen zu minimieren ohne die Abarbeitungszeit zu erhöhen? 14. Januar

12 Beispiel (Scheduling und Mapping) Multiplikation benötigt 1 Takt Addition benötigt 1 Takt 14. Januar

13 Ressourcenbeschränkungen Aufgabe 3 Wie sieht der DFG aus, wenn nur 1 Multiplizierer und eine ALU zur Verfügung stehen? Wie viele Takte werden in diesem Fall benötigt, wenn eine Multiplikation 4 Takte benötigt eine Addition 2 Takte benötigt 14. Januar

14 Aufgabe 4 Erzeugen Sie für folgende Gleichungen eine optimierte DFG Lösung (minimale Latenz mit wenigen Ressourcen) wenn x = 2*b+4*a y = 2+x+b^2 z = d*(e+5) eine Multiplikation 4 Takte benötigt eine Addition 2 Takte benötigt Führen Sie eine Ablaufplanung mit minimalen Ressourcen (1x Mult, 1x ALU) durch. Berechnen sie die Latenz. 14. Januar

15 Anmerkungen Unberücksichtigt sind bisher geblieben: Der Aufwand für die Speicherung der Daten Die Ressourcen für die Speicherung der Daten Die Ressourcen für das Multiplexen der Daten zu den einzelnen Ausführungseinheiten, wenn diese für mehr als eine Berechnung genutzt werden. Die genauen zusätzlichen Kosten hängen von der verwendeten Hardware ab und werden daher hier vernachlässigt. 14. Januar

16 Kontrollflussgraph (CFG) Formale Beschreibung mit Fokus auf Steueraspekten eines Systems Knoten stellen Operationen und Kanten bedingte Übergänge dar Datenabhängigkeiten der Operationen werden nicht dargestellt, aber DFG können keine Kontrollstrukturen wie Verzweigungen und Schleifenkonstrukte modellieren Verzweigungsknoten Knoten mit mehreren Nachfolger Anwendbar zur Darstellung des Kontrollflusses eines Programms 14. Januar

17 Kontrollflussgraph (CFG) 14. Januar

18 CFG Aufgabe 1 1 program { 2 output (1,2); 3 tmp := input; 4 if tmp == 0 { 5 i := 1; 6 a := 2; } 7 else { 8 done := false; 9 loop { 10 tmp := tmp-1; } 11 until tmp = 0 } 12 output (3,3); 13 } Das Programm ist in Pseudocode geschrieben. 14. Januar

19 Scheduling von Aufgaben auf Prozessoren Jorge Meza Zusebau R2082, Tel: Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 14. Januar 2014 Self-Organization 14 January

20 Scheduling Bestimmung der Startzeiten und Verteilung der Aufgaben auf Prozessoren Darstellung der Aufgaben mittels Taskgraphen Knoten Aufgaben Kanten Abhängigkeiten (Kommunikation) Verteilung erfolgt nach Vorgaben bestimmter Prioritäten Diese werden hier so gewählt, dass ein Buchstabe, der vorne im Alphabet steht eine höhere Priorität hat. Also A vor B vor C vor D bzw. A hat die höchste Priorität, K die niedrigste. Ziel: minimale Ausführungszeit unter Berücksichtigung der Prioritäten und Abhängigkeiten 14. Januar

21 Scheduling Aufgaben 1. Ordnen Sie die Aufgaben (Tasks A..K) einem Prozessor zu. 2. Ordnen Sie die Aufgaben zwei Prozessoren zu, so dass die gesamte Ausführungszeit möglichst minimal wird. 3. Ordnen Sie die Aufgaben drei Prozessoren zu. 4. Wie verändert sich das Verhalten, wenn D und F eine höhere Priorität haben als B und C und zwei Prozessoren verwendet werden? Was kann im Vergleich zu Aufgabe 2 festgestellt werden? B A C E G H D F Berechnen Sie für alle vier Aufgaben zusätzlich die Auslastung der Prozessoren, sowie die Response Time für Task F (also wie lange es vom Start des Prozesses A dauert, bis F abgeschlossen worden ist) Prioritäten und Abhängigkeiten sind zu berücksichtigen I K J 14. Januar

22 Scheduling Aufgaben Ausführungszeiten A A: 3, B: 2, C: 4, D: 1 E: 2, F: 7, G: 3, H: 4 I: 1, J: 3, K: 2 B C D Vorgaben E F Die Ausführungszeiten sind wie angegeben zu berücksichtigen G Die Prioritäten werden nur berücksichtig, wenn zwei Prozesse gleichzeitig gestartet werden können. Ist nur eine Aufgabe bereit, wird dieser unabhängig von seiner Priorität gestartet. Ein einmal gestarteter Prozess wird nicht unterbrochen. I H J K 14. Januar

Scheduling Beispiel Lösung 1 Aufgabe 1: (32 Einheiten) P1 A B C D E F G H I J K Ausführungsdauer: 32 Einheiten (Anzahl Einheiten bis zur Fertigstellung von Task K) Auslastung: 32/32 100% A B C D

23 Scheduling Beispiel Lösung 1 Aufgabe 1: (32 Einheiten) P1 A B C D E F G H I J K Ausführungsdauer: 32 Einheiten (Anzahl Einheiten bis zur Fertigstellung von Task K) Auslastung: 32/32 100% A B C D aktive Einheiten auf dem Prozessor Anzahl Einheiten bis zur letzten Berechnung Anzahl Prozessoren E G F Response Time F: 19 Einheiten (Anzahl Einheiten bis zur Fertigstellung von Task F) Ausführungszeiten (wie auf der letzten Seite) A: 3, B: 2, C: 4, D: 1 E: 2, F: 7, G: 3, H: 4 I: 1, J: 3, K: 2 I H K J 14. Januar

24 Scheduling Aufgabe 2 Aufgabe 2: ( Einheiten gesamte Abarbeitungszeit) P1 P2 Response Time für Task F: Einheiten Auslastung der Prozessoren (in % bzw. als Bruch) A Beide Prozessoren zusammen: Prozessor 1: B C D Prozessor 2: E F G H I J K 14. Januar

25 Scheduling Aufgabe 3 Aufgabe 3: ( Einheiten gesamte Abarbeitungszeit) P1 P2 P3 Response Time für Task F: Einheiten A Auslastung der Prozessoren (in % bzw. als Bruch) Alle Prozessoren zusammen: B C D Prozessor 1: Prozessor 2: E F Prozessor 3: G H I J K 14. Januar

26 Scheduling Aufgabe 4 Aufgabe 4: ( Einheiten) P1 P2 Response Time für Task F: Einheiten Auslastung der Prozessoren (in % bzw. als Bruch) A Beide Prozessoren zusammen: Prozessor 1: B C D Prozessor 2: E F G H I J K 14. Januar

27 Fragen zum Seminar Wie funktionieren DFG? Geben Sie für eine vorgegebene Berechnung den DFG an, wenn sie beliebig viele Ressourcen zur Verfügung haben. Was kann man daraus ablesen? Wie ändert sich der DFG bei minimalen Ressourcen? Wie funktionieren CFG? Erläutern Sie an einem einfachen Beispiel die Vorteile von Prioritäten beim Scheduling Berechnen Sie an einem einfachen Beispiel die Responsetime eines Tasks und Auslastung der Prozessoren 14. Januar

28 Y-Diagramm Verhalten System-level Synthesis Struktur High-level Synthesis Systemspezifikation System (Prozessoren, RTL Synthesis Coprozessoren, Bussen) Algorithmen Module (Datenpfad, Kontrollpfad) Register-Transfers Logic Synthesis Register, ALUs, Muxer Boolesche Gleichungen Gatter, Flip-Flops Circuit Synthesis Differentialgleichungen Transistoren Transistor Layout Zellen Floorplan Cluster Partitionierung Geometrie 14. Januar

Ähnliche Dokumente

Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar

Entwicklung integrierter HW/SW-Systeme Integrierte Hard- und Softwaresysteme 2 Seminar Jorge Meza jorge.meza@tu-ilmenau.de Zusebau R2082, Tel: -4128 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated