Grundzüge der Informatik II

Transkript

1 Grundzüge der Informatik II Kapitel 4: Realisierung von Rechen- und Steuerwerk (2. Teil) Prof. Dr. Oskar von Stryk Fachgebiet Simulation und Systemoptimierung TU Darmstadt Skript: Patterson/Hennessy, Chapter 5 Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 35 Realisierung des Prozessors (Wdh.) Von-Neumann-Rechnerarchitektur Steuerwerk (Control) Rechenwerk (Datapath) Realisierung des Rechenwerks: 3 Gruppen von IPS- Instruktionen mit ähnlichen, generischen Ausführungsschritten Implementierung mit Schaltfunktionswerken und Zustandselementen kantengetriggerte Taktung Zusammenfügen der Bausteine zu Single Cycle -Rechenwerk Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 36

2 Single -Rechenwerk (Wdh.) Was noch fehlt: die Steuereinheit (Steuerwerk, Control Unit) PCSrc Add PC 4 address 2 Registers 2 Reg 6 Sign 32 extend Shift left 2 Src Add 3 operation Address em em Data emtoreg Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 37 Steuerwerk: Aufgaben und Informationsfluß Erzeugen von Steuersignalen für das Beschreiben von Zustandselementen (Speicher und Register) die Selektion von ultiplexereingängen die Auswahl von -Operationen Die Steuersignale hängen ab von der jeweils auszuführenden Instruktion (d.h. dem 32-Bit Wort) sowie teilweise auch von Berechnungsergebnissen (d.h. von Daten!) (z.b. bei beq-instruktion). Bei der Bereitstellung der Steuersignale ist auf ein passendes Timing zu achten! Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 38

3 Wdh.: IPS-Befehlsformat R op rs rt rd shamt funct 6 Bit 5 Bit 5 Bit 5 Bit 5 Bit 6 Bit op: opcode ; Grundtyp des Befehls (instruction) rs: erster Ausgangsoperand (Register!) rt: zweiter Ausgangsoperand (Register!) rd: Ziel (Register!) shamt: shift amount, für Schiebeoperationen funct: Funktionscode ; Ergänzung zum op-feld: genaue Spezifikation der durchzuführenden Operation Beispiel: add $t, $s, $s2 Die auszuführende -Operation ist durch Instruktionstyp op und Funktionscode funct bestimmt. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 39 Bnegate a b a b Vollständige 32-Bit (Wdh.) CarryIn Less CarryOut CarryIn Less CarryOut Result Result Operation Letzte Erweiterungen: Binvert und CarryIn werden zu Bnegate zusammengefaßt. Es wird eine einfache Schaltung zum Test auf mit dem Ausgang hinzugefügt. a2 b2 a3 b3 CarryIn 2 Less CarryOut CarryIn 3 Less Result2 Result3 Set Steuereingänge: Die drei Leitungen Bnegate und Operation (2 Bit) codieren die -Operationen: = and = or = add = subtract = slt Overflow Symbol für vollständige 32-Bit Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 4

4 Steuerwerk: -Steuersignale Der Entwurf der zeigt, daß ingesamt 3 Bits als Steuersignale benötigt werden (aber nur 5 der 8 möglichen Kombinationen). Die konkrete Belegung der Steuersignale hängt von der jeweils auszuführenden Instruktion ab. Für lw und sw (I-Format): Add Beispiel: lw $t, 32($s3) op rs rt 6 Bit Offset operation Für Befehle vom R -Typ: AND, OR, Add, Subtract oder Set-on-lessthan in Abhängigkeit vom funct -Feld der Instruktion: 3 Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 4 Steuerwerk: -Steuersignale Entwurf eines kleinen Steuerwerks für die : Eine Hoffnung: Durch Entlastung des Hauptsteuerwerks Steigerung der Verarbeitungsgeschwindigkeit möglich Eingaben: funct -Feld der Instruktion 2-Bit Steuerfeld Op (wird aus Opcode-Feld der Instruktion berechnet) Ausgabe: 3-Bit Steuersignal Aus dieser Spezifikation lassen sich boolesche Funktionen für die 3 Bit- Steuersignale der ableiten. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 42

5 Steuerwerk für die Boolesche Funktionen mittel Wahrheitstafel beschreibbar (die wiederum mit CAD-System automatisch in Gatter umgesetzt werden kann): Die X -Einträge stellen don t cares dar. Sie werden zur vereinfachten Implementierung der booleschen Funktionen verwendet. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel Steuerwerk Wahrheitstafel für Funktion der -Steuersignale Symbolische Darstellung Umsetzung in Schaltung für -Steuersignale Op control block Op Op 3 F3 Operation2 control F(5 ) F2 F F Operation Operation Operation Op Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 44

6 Rechenwerk mit Steuersignalen PCSrc Add 4 Reg Shift left 2 Add PC address [3 ] [25 2] [2 6] [5 ] RegDst [5 ] 32 Bit lange Instruktionsworte 2 2 Registers Datenspeicher Registerwerk 6 Sign 32 extend [5 ] Src control em Address Data em Befehlsspeicher emtoreg weitere Hauptsteuersignale Op Steuerung Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 45 Bedeutung der 7 Hauptsteuersignale Wirkung, wenn nicht gesetzt () Wirkung, wenn gesetzt () Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 46

7 Bedeutung der 7 Hauptsteuersignale Bemerkungen: PCSrc ist das einzige Steuersignal das nicht nur vom Instruktionswort abhängt, sondern auch vom Ergebnis einer Berechnung (-Ausgang der ersten )! Alle Zustandselemente haben die zentrale Rechneruhr (clock) als implizite Eingabe, deren Taktimpulse das Schreiben in ein Zustandselement steuert. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 47 Rechenwerk mit Steuerwerk und -leitungen 4 Add [3 26] Hauptsteuerung Control RegDst Branch em emtoreg Op em Src Reg Shift left 2 Add PCSrc AND- Gatter für PCSrc PC address [3 ] [25 2] [2 6] [5 ] [5 ] 2 Registers 2 6 Sign 32 extend control Address Data [5 ] Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 48

8 Steuersignale und Instruktionen Die 9 Steuersignale (7 plus 2 für Op) sind auf Basis der 6 Opcode- Bits zu setzen. Vorgehen: Zuerst informelle Beschreibung der Steuerfunktionen danach Aufstellen einer Wahrheitstafel (bzw. booleschen Funktionen) Abbilden der Wahrheitstafel durch Schaltung Informelle Beschreibung der aus jedem Opcode ierenden Steuersignale: Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 49 Realisierung der Hauptsteuerung Boolesche Funktionen zur Kodierung der 6 Eingangsund 9 Ausgangssignale der Steuerung Eingänge Inputs Op5 Op4 Op3 Op2 Op Op Schaltung für die Hauptsteuerung Eingänge Ausgänge R-format Iw sw beq RegDst Src emtoreg Reg em em Ausgänge Branch Op OpO Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 5

9 IPS-Befehlsformat J IPS-Befehlsformate: Bisher untersucht: Instruktionen im R - und I -Format Fehlt noch: Instruktionen im J -Format R I J op rs rt rd shamt funct op rs rt 6 Bit Adresse op 26 Bit Adresse Jump -Befehl (opcode = 2) ist ähnlich zu Verzweigung, aber mit anderer Berechnung des Sprungziels (d.h. neuer PC-Wert) und ohne Bedingung Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 5 Erweiterung um J -Format zusätzliches Steuersignal Zusätzlicher ultiplexerfür neuen PC-Wert Generierung des Sprungziels [25 ] Shift Jump address [3 ] 26 left 2 28 PC+4 [3 28] 4 Add [3 26] Control RegDst Jump Branch em emtoreg Op em Src Reg Shift left 2 Add PC address [3 ] [25 2] [2 6] [5 ] [5 ] 2 Registers 2 6 Sign 32 extend control Address Data [5 ] Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 52

10 Zeitverhalten der Eintakt-Realisierung Data Address Register # PC Address Registers Register # Befehlsspeicher Register # Datenspeicher Data Ausführungszeit wird für alle Instruktionen gleich gesetzt. Ausführungszeit wird durch die am längsten dauernde Operation bestimmt (insbesondere die von uns in Kapitel 4 noch gar nicht betrachteten Gleitkomma-Instruktionen). Taktzykluszeit wird durch kritischen Pfad der Schaltfunktionswerke bestimmt, der u.u. durch viele Hardware-Einheiten und damit durch viele Gatter läuft. Hardware-Einheiten müssen möglicherweise mehrfach vorhanden sein, da jede Einheit in einem Taktzyklus nur einmal verwendet werden kann. Eintakt-Implementierung ist ineffizient! Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 54 Data ehrtakt-rechenwerk (multi-cycle path) In jedem Taktzyklus werden statt der ganzen nur Teile der Ausführungsschritte einer Instruktion durchgeführt. Konsequenz: Eine Instruktion benötigt dann mehrere, aber kürzere (da kürzere kritische Pfade) Taktzyklen. Hardware-Einheiten, die von einer Instruktion mehrfach benötigt werden, müssen nicht unbedingt mehrfach vorhanden sein. In einem Taktzyklus ist in der Regel nur ein Teil des Rechenwerks aktiv. Es müssen echanismen vorgesehen werden, um Informationen von einem Taktzyklus zum nächsten zu retten. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 55

11 ehrtakt-rechenwerk (multi-cycle path) Ausgangspunkt ist die Aufteilung jeder Instruktion in eine Folge funktionaler Teilschritte. Arbeitshypothese: In einem Taktzyklus können ausgeführt werden ein Speicherzugriff oder ein Zugriff auf das Registerwerk (entweder 2x Lesen oder x Schreiben) oder eine -Operation. Notwendige Hardware-aßnahmen für ehrtakt- Rechenwerk: Es müssen interne, transparente Register vorgesehen werden, die Informationen beim Übergang zum jeweils nächsten Taktzyklus zwischenspeichern. Wenn Hardware-Einheiten für mehr als eine Aufgabe innerhalb einer Instruktionsausführung verwendet werden sollen, müssen geeignete ultiplexer an die Eingänge gesetzt werden. Steuerungssignale sind nicht mehr allein von Instruktion bestimmt. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 56 Konzept eines ehrtakt-rechenwerks neue Register PC Address emory Data or emory Data Register # Registers Register # Register # A B Out gemeinsamer Befehlsund Datenspeicher nur noch eine für alle Berechnungen Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 57

12 Konzept eines ehrtakt-rechenwerks Zusätzliche, innere Register: werden zur Zwischenspeicherung von Daten benötigt, die von einer mehrtaktigen Instruktion zu späterem Takt verwendet werden. Register (IR) und emory Data Register werden benötigt, um die Speicherausgabe für einen Instruktions- oder Daten-Lesebefehl zu sichern. 2 Register sind notwendig, da beide Werte in gleichen Taktzyklus benötigt werden. A- und B- Register zwischenspeichern die Operandenwerte aus dem Registerwerk. Out-Register zwischenspeichert Ausgabe der. Alle Register speichern Daten nur zwischen zwei aufeinanderfolgenden Takten, d.h. kein explizites -Steuersignal nötig. Ausnahme: IR speichert Instruktionswort für gesamte Ausführungszeit der Instruktion. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 58 Konzept eines ehrtakt-rechenwerks Ergänzungen bei ultiplexern: Zusätzlicher ultiplexer vor dem ersten -Eingang (Auswahl zwischen PC und A-Register) ultiplexer vor dem zweiten -Eingang von zwei auf vier Eingänge erweitert (zusätzliche Eingänge für die Konstante 4 (bei PC+4) und die Sprungadresse bei bedingter Verzweigung) Zusätzlicher ultiplexer für den Speicheradresseingang (Auswahl zwischen PC und Out) Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 59

13 ehrtakt-rechenwerk: erste Details PC Address emory emdata [25 2] [2 6] [5 ] [5 ] [5 ] 2 Registers 2 A B Out emory 6 32 Sign extend Shift left 2 Einsparungen gegenüber Eintakt-Rechenwerk: zwei Addierer, eine Speichereinheit zusätzlicher ultiplexer und zusätzliche Verbindungen notwendig zur Behandlung von bedingten Verzweigungen und Sprüngen Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 6 ehrtakt-rechenwerk: Steuersignale IorD em em IR RegDst Reg SrcA PC Address emory emdata [25 2] [2 6] [5 ] [5 ] [5 ] 2 Registers 2 A B Out emory 6 32 Sign extend Shift left 2 control [5 ] emtoreg SrcB Op Neue Steuersignale für Speicherelemente: Schreib-Signale für PC, Speicher und Register / Lese-Signal für Speicher Neue Steuersignale für ultiplexer -Bit-Signale für Speichereingangs- und. -Eingangsmultiplexer 2-Bit-Signal für den 2. -Eingangsmultiplexer -Steuerung wie vom Eintakt-Rechenwerk her bekannt Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 6

14 Erweiterungen für Verzweigungsbefehle Der neue Wert des Befehlszählers PC kann aus drei Quellen stammen: -Ausgang; Wert PC+4; unbedingt nach dem Lesen einer neuen Instruktion das Register Out, Sprungzieladresse für beq der untere Teil des Instruktionss, um 2Bits verschoben und vorzeichenerweitert für j Der neue Wert wird entweder unbedingt oder bedingt geschrieben. Bedingtes Schreiben erfolgt in Abhängigkeit vom --Ausgang: zwei Steuerleitungen PCCond und PC zwei logische Gatter zum Durchschalten des korrekten Wertes Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 62 ehrtakt-rechenwerk mit Steuerwerk Verzweigungssteuerung PC Address emory emdata [25 2] [2 6] [5 ] [5 ] PCCond PC IorD em em emtoreg IR Outputs Control Op [5 ] [5 ] PCSource Op SrcB SrcA Reg RegDst [25 ] Shift left 2 [3-26] PC [3-28] 2 Registers 2 A B Jump address [3-] Out 2 emory 6 32 Sign extend Shift left 2 control [5 ] Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 63

15 Bedeutung der -Bit Steuersignale Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 64 Bedeutung der 2-Bit Steuersignale Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 65

16 . Schritt: Implementierung einer ehrtakt-steuerung Zerlegung jeder Instruktionsausführung in eine Folge von Aktionen, die jeweils einzelnen Taktzyklen zugeordnet werden. Ziel: Ausbalanzierung des Aufwands zur Ausführung einer Aktion in einem Taktzyklus (dadurch inimierung der Taktzyklusdauer) 2. Schritt: Zuordnung von Steuersignalen zu den einzelnen Ausführungsschritten 3. Schritt: Implementierung eines Steueralgorithmus, welcher sequentiell die korrekten Steuerleitungen setzt und löscht. Wir untersuchen zunächst den. und 2. Schritt der Taktzyklen und der Zuordnung von Steuersignalen für die Instruktionsausführung. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 66 Zyklus : Instruktion laden Fetch (IF) Laden eines Instruktionswortes aus dem Speicher ins Instruktions Erhöhen des Programmbefehlszählers und Ergebnis zurück in PC legen IR = EORY[PC]; PC = PC + 4; Steuersignale: em = ; IR = ; IorD = ; SrcA = ; SrcB = ; Op = ; PC = Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 67

17 Zyklus 2: Instruktion dekodieren Decode (ID) Art des Befehls noch nicht entschlüsselt Versorgen der Steuerung mit dem Instruktions-Opcode und Durchführen weiterer Operationen, die auch ohne Kenntnis der exakten Instruktion nützlich sind: Register rs und rt lesen für den Fall, daß sie benötigt werden mögliche Sprungzieladresse bei Verzweigungen berechnen A = Reg[IR[25-2]]; B = Reg[IR[2-6]]; Out = PC+(sign_extend(IR[5-]) << 2); Steuersignale: SrcA = ; SrcB = ; Op = Alle zugehörigen Steuersignale werden ohne Kenntnis des Befehlstyps gesetzt; der Befehlstyp wird gleichzeitig vom Steuerwerk entziffert. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 68 Zyklus 3 (befehlsabhängig) Operationsausführung, Adressberechnung, Sprungbeendigung (Execute, EX) 4 verschiedene Aktionen je nach Instruktion: a) Speicherzugriffsinstruktionen Out = A + sign_extend(ir[5-]) Steuersignale: SrcA = ; SrcB = ; Op = b) R-Format-Instruktionen Out = A op B Steuersignale: SrcA = ; SrcB = ; Op = c) bedingte Verzweigung if (A==B) PC = Out Steuersignale: SrcA = ; SrcB = ; Op = ; PCCond = ; PCSource = d) unbedingter Sprung PC = PC[3-28] (IR[25-] << 2) Steuersignale: PC = ; PCSource = Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 69

18 Zyklus 4: Speicherzugriff oder R-Typ Ende emory (E) Lädt bzw. speichert adressiertes Speicherelement: DR = emory[out]; oder emory[out] = B; R-Typ-Instruktionsabschluß: Reg[IR[5-]] = Out; Steuersignale: SrcA = ; SrcB = ; Op = Bemerkung: Das Schreiben findet zum Taktende an der Kante statt. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 7 Zyklus 5: Instruktionsabschluß Ergebnisse zurückschreiben ( Back, WB) Load-Instruktion wird beendet, indem der Speicherwert in das Ziel geschrieben wird. Reg[IR[2-6]] = DR; Steuersignale: emtoreg = ; Reg = ; RegDst = Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 7

19 Zusammenfassung der Taktzyklen Befehle benötigen zwischen 3 und 5 Zyklen. Damit ist klar, was der Steueralgorithmus in jedem Taktzyklus durchführen muß. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 72 Implementierung des Steueralgorithmus Was ist zu tun? Es wurden fünf Zyklen der Ausführung einer Instruktion identifiziert und durch Steuersignale gekennzeichnet. Es ist ein Verfahren erforderlich, daß einen fünfschrittigen Zyklus durchläuft, in jedem Schritt die erforderlichen Steuersignale setzt, abhängig von der konkreten Instruktion den jeweils nächsten Schritt bestimmt. Zwei verbreitete Verfahren: Endliche Automaten (Finite State achines, FSs) ikroprogrammierung Beide stellen konzeptionelle Verfahren dar, die sich prinzipiell in beliebigen Techniken implementieren lassen (z.b. Gatterschaltungen, PLA, RO). Für beide Techniken stehen automatische Synthesesysteme zur Verfügung. Prof. O. von Stryk, TU Darmstadt, FG Simulation und Systemoptimierung Grundzüge der Informatik II, SoSe 23 Kapitel 4 73