Einsatz optischer Verbindungen in der Rechentechnik

Größe: px
Ab Seite anzeigen:

Download "Einsatz optischer Verbindungen in der Rechentechnik"

Transkript

1 Einsatz optischer Verbindungen in der Rechentechnik 1 Dietmar Fey Friedrich-Schiller-Universität Jena Ernst-Abbe-Platz Jena

2 Überblick Einführung Optische Verbindungen für fein-granulare Optische Verbindungen für grob-granulare Zusammenfassung 2

3 Einführung Klassen von en Wie können diese vom Einsatz optischer Verbindungen profitieren? grobe Unterscheidung zwischen fein-granularen grob-granularen 3

4 Einführung allgemeine Anforderungen an ein Rechensystem 3 Aufgaben zu erfüllen Daten verarbeiten Daten speichern Daten transportieren bestimmen Rechenleistung 4 in beiden Architekturklassen Kommunikation ist kritischer Anteil Einsatz Optik Verbesserung der Kommunikation Verbesserung der gesamten Rechenleistung

5 Einführung Verfolgung verschiedener Ziele durch Einsatz von Optik fein-granulare Ausnutzen der hohen optischen Ortsbandbreite realisieren einer hohen Kanaldichte grob-granulare Ausnutzen der hohen optischen Zeitbandbreite Reduzierung von Latenzen Vermeiden von Konflikten einfachere Wegesuche 5

6 Einführung hohe Ortsbandbreite besonders attraktiv für 3-D optoelektronisches VLSI (OE-VLSI) Kommunikationseinheit weder Bytes noch Worte, sondern binäre Matrizen werden zwischen VLSI-Schaltkreisen übertragen ausgestattet mit 2-D optoelektronischen Schnittstelle length of pipeline z z array of Smart Pixels optical link 6 "Smart-Pixel" processing element optical interconnection module

7 Einführung aktuelle VLSI Technologie bietet im Prinzip riesiges Potenzial von Prozessorelementen in einem Chip integrierbar Problem: nicht alle gleichzeitig verwendbar Grund: Anzahl möglicher externer Verbindungen nicht ausreichend 7

8 Optische Verbindungen für feingranulare Verdrahtungskrise: Pin Limitierung bedingt durch Skalierung und Chipflächen-Vergrößerung Transistor Pin Anstieg α² β²: α = β = = 25 Transistoren 60 Pins = 400 Transistoren 120 Pins

9 Optische Verbindungen für feingranulare Beispiel für Probleme mit langen Leitungen: Latenz späten 1980er: 1.0 µm CMOS Prozess 1 mm Leitungslänge Signal-Verzögerung / Leitungs-Verzögerung = 10 : 1 für fortgeschrittene 0.1 µm-prozess-technologie Signal-Verzögerung / Leitungs-Verzögerung = 1 : 100 Leitungs-Verzögerung nahm innerhalb einer Dekade gegenüber Transistorlatenz um um drei Größenordnungen ab!! 9

10 Optische Verbindungen für feingranulare 3-D OE-VLSI 3-D OESP (optoelectronic stacked processors) Konsortium Li et. al., APPLIED OPTICS Vol. 41, No January

11 Optische Verbindungen für feingranulare Jahns/Sinzinger/Gruber et. al. FernUni Hagen Planare Optik als Technologie für optoelektronische Multi-Chip-Module 11

12 Optische Verbindungen für feingranulare Smarte Detektoren als Assoziativ-Speicher 12 allgemeine Schwierigkeiten bei 3-D OE-VLSI Aufbau- und Verbindungstechnik hybride Aufbau verschiedener Module wie Mikro- Optiken, optische Empfänger und Sender-Felder Mixed-Signal Design saubere Trennung der digitalen und analogen Anteile digitale Anteil leichter skalierbar

13 Beispiele für optoelektronische feingranulare Beispiel 1: superskalare Arithmetikeinheit Optische verbundenen gestapelte PE-Felder arithmetische Operationen Addition, Subtraktion, Multiplikation, Division pipelines optical interconnect circuit plane 1 circuit plane 2 circuit plane n-1 circuit plane n

14 Beispiele für optoelektronische feingranulare Funktionalität Modifizierte vorzeichenbehaftete Zahlen Darstellung = 4 1 = 3 Addition in zwei Schritten unabhängig von der Wortlänge Regel: = = (2) 10 -(1) (7) (2) = (9) 10 14

15 Beispiele für optoelektronische feingranulare schrittweise Rückkonvertierung beginnend vom höchstwertigen Bit (Ercegovac/Lang: on the flyalgorithm) 1011 A: 1 B: 0 A:10 B:01 A:101 B:100 A:

16 Beispiele für optoelektronische feingranulare In jeder Ebene wird Addition und Rückkonvertierung gleichzeitig ausgeführt Multiplikation und Division zurückführen auf nachfolgende Additionen/Subtraktionen Synthese-Ergebnis unter 100 Transistoren pro PE ausreichend PE Taktfrequenz ~ 200 MHz für 0.8 µm CMOS Prozess 1-to-1 Abbildung zwischen benachbarten PE-Ebenen Durchsatz-Leistung zwischen 4 to 22 GIPS für ein 0.35 µm und 0.5 µm Prozess 16

17 Beispiele für optoelektronische feingranulare Beispiel 2: eine paralleler DSP Leistung basiert auf effizienter Prozessor-Speicher-Kopplung Berechnung von Standardfunktionen basierend auf Konvergenz-Algorithmen 17 einfache Basis-Operationen ausreichend Addition Bitschiebe-Operationen Bit-Abfrage Tabellen-Zugriff vermeidet Flächen-intensive Multiplizierwerke unterstützt Implementierung massiv-paralleler wichtig für effiziente Implementierung TABELLEN-ZUGRIFF!

18 Beispiele für optoelektronische feingranulare entwickelte Konvergenz-Algorithmen Funktion Iterationsformel Start Bedingung cosα x x i i + = 1 i m 2 z 1 i x =? i y y i + = i m arctan2 y = α y 0 0 i i z z x i + = ± 2 z = 0 1 i i 0 ähnliche Formeln existieren für sin, atan, exp, ln, sqr Konstante Werte ln(1+2 -i ) und atan(2 -i ) notwendig 18

19 Beispiele für optoelektronische feingranulare Rein-elektronische Implementierung schwierig wegen zu hohem Aufwands an Tabellen PE PE PE PE table PE table PE table PE PE table PE table PE PE PE PE table PE table 19 1 Tabelle viele globale Leitungen n Tabellen hoher Flächenbedarf

20 Beispiele für optoelektronische feingranulare Lösung für effizienten Tabellenzugriff parallele optische Prozessor-Speicher-Kopplung memory circuit processor circuit 1cm VCSEL clock generatorcircuit ring shift register for constant ln(1+2^-i) ring shift register for constant atan(2^-i) FF FF FF FF FF FF 1 cm i #PEs column i 1 receiver diode clock receiver diode for ln(1+2^-i) receiver diode for atan(2^-i)

21 Beispiele für optoelektronische feingranulare Synthese CADENCE Layout-Synthese für 0.8µm CMOS Prozess Parameter size PE critical path length bit serial 32 Bit µm² 3.66 ns Optimierung Durchsatz 21 MOPS µm 0.5µm 0.8µm MHz

22 Optoelektronische fein-granulare Smarte Detektoren intellig. CMOS Kameras 22 Kompaktere und schnellere Kamerasysteme für die industrielle Bildverarbeitung

23 Optoelektronische fein-granulare Kombination parallele Signalerfassung und parallele Signalauswertung Matrix von Prozessorelementen (SIMD Architektur) X-Netzwerk ein optischer Empfänger je PE identische Logik Smart pixel optical detection PE AD & 1 & Q D = digital processing PD Logik 23

24 Optoelektronische fein-granulare Seriell versus parallele Verarbeitung? Wieviel Pixel mehr seriell? pixel _ ratio ( AChip AADC ALog ) ( APD + AADC + ALog ) # pix _ serial = = # pix _ spix A A PD Chip A Chip = 1 cm² A ADC = 3400 µm² = 1600 µm² A PD µm² 24

25 Optoelektronische fein-granulare Seriell versus parallele Verarbeitung? Zeit pro Pixel pixel _ exec _ time = frame _ rate # pixels [ns] # pixels khz 25

26 Optoelektronische fein-granulare Vorgehensweise beim Entwurf Verhaltensbeschreibung der PE Logik in VHDL Layout Technologie Bibliothek Layout Beschreibung der PE Logik + PD Layout AND31 XOR21 DFF MUX32... Simulation 26 Testbench

27 Optoelektronische fein-granulare fertiges Layout Raster-Anordnung erfordert noch viel Handarbeit Test Strukturen 27 Photodioden, Transimpedanz- Verstärker Bond Anschlüsse digitale Logik

28 Optoelektronische fein-granulare FPGA-Prototyp entwickelt mit Ausgabe Original- und Ergebnisbild auf VGA-Monitor verschiedene Operationen programmierbar Kantendetektierung Erosion Konturkode Dilatation 28

29 Optoelektronische fein-granulare Testsystem mit Faserfeldern Faserfelder selbst entwickelt [Hoppe; mit IPHT] neben Anwendung Sensortechnik zugleich Anwendung für Datenkommunikation demonstriert hohe Übertragungsraten zwischen Baugruppen Raster = 250 µm 16 Kanäle Multi-Mode Faserkern 29

30 Optoelektronische fein-granulare Ankopplung Faserfeld Chip Übertragung zwischen Baugruppen fibre bundle periphery processor board chip with integrated opto-electronic transmitter and receiver arrays Überstand zur Ankopplung 2-D-fibre array-connector gefertigtes Element 30

31 Optische Verbindungen für mit grob-granularer Parallelität hohe Zeitbandbreite in Cluster-Rechnern weiterhin: vereinfachte Wegewahl (Routing) insbesondere in Beowulf-Clustern Fokus auf niedrige Kosten teure und aufwändige Schalter durch passiven optischen Wellenlängen-Multiplex (WDM) ersetzen reflective star coupler λ λ 2 3 λ 4 λ 1 λ 2 λ 3 λ 4 λ 1 λ λ 3 λ 4 λ λ 1 2 λ 4 λ λ 1 λ optical MUX/DEMUX

32 Optische Verbindungen für mit grob-granularer Parallelität grobes WDM (Coarse WDM CWDM) für SAN-Netze Dense Wavelength Division Multiplexing (DWDM)- Komponenten zu teuer geringer Wellenlängenabstand (~0.4 nm) stellt hohe Anforderungen bei Herstellung bei höheren Kanalabstand (~ 20 nm) Optische Add-Drop-Multiplexer (ADMs) in hohen Stückzahlen kostengünstig herstellbar Spiegel ADM 32 Beugungsgitter λ 1 λ 4 λ 1 λ 2 λ 3 λ 4 Quelle: Dr. Junger / FhG Institute

33 Optische Verbindungen für mit grob-granularer Parallelität kein Schalter passives Routing mit optischen ADMs Kosten erheblicher Anteil bei Cluster-Rechner entfällt aufs Netzwerk insbesondere dem Switch TDM ~ 20 T Switch GBit-Ethernet 12 x 1: Kupfer: 9.4 TDM ~ 4.7 T Faser: bis zu 30 TDM ~ 15 T Dezember 2001:

34 Optische Verbindungen für mit grob-granularer Parallelität Aufwand in Switches (Schaltern in Netzwerken) z.b. interner Aufbau sog. Sunshine-Switch Batcher-Sortier- Netzwerk sortiert Pakete nach Sortier- Misch-Prinzip Anzahl Stufen: ldn (1+ldn)/2 34

35 Optische Verbindungen für mit grob-granularer Parallelität Banyan-Netzwerk n / 2 ldn (2 2) - Schalter Wertung viele Schalter Batcher-Netzwerk vergleicht über alle Adressbits aufwändige Konfliktbehandlung Puffer-Speicher notwendig 35

36 Optische Verbindungen für mit grob-granularer Parallelität ferner: kollisionsfreies und konfliktfreies Netzwerk bei Sender-basierter Adresskodierung im Gegensatz zu Empfänger-basierter Adressierung Sender-basierte Adresskodierung Optischer Stern-Koppler Empfänger-basierte Adresskodierung Optischer Stern-Koppler 36 λ 1 -λ n-1 λ 1, λ 3 -λ n λ 2 -λ n λ 1 λ 2 λ n λ 1 -λ n λ 1 -λ n-1 λ 1 -λ n λ 1, λ 3 -λ n λ 1 -λ n λ 2 -λ n ADM ADM ADM ADM ADM ADM n n Nachrichten-Format Empfänger-Adresse Daten Nachrichten-Format Sender-Adresse Daten

37 Optische Verbindungen für mit grob-granularer Parallelität Schwierigkeit begrenzte Anzahl Knoten bei CWDM (8-16) Bildung hierarchischer Strukturen (s. Beispiel für 4 Knoten) Maschen-Ring-Netzwerk 2-stufige vollständige Masche 37

38 Zusammenfassung Nutzung optoelektronischer Verbindungen für parallele fein- und grob-granulare zwei fein-granulare Architektur-Beispiele vorgestellt 3-D Schnittstelle für Chip-to-Chip-Kommunikation erlaubt Entwurf leistungsstarker Pipeline- 38 drittes Beispiel: spezielle SIMD- mit paralleler Schnittstelle für intelligente Kamerachips viertes Beispiel: grob-granulare Parallelarchitekturen Optisches CWDM-Netzwerk für SAN-Bereich Alternative zu teuren Schaltern Konflikt-freies Netzwerk

am Di, 20.01.2004 von Johannes Holzer

am Di, 20.01.2004 von Johannes Holzer Seite 1 Optische Freistrahlübertragung in zukünftigen Rechnersystemen Seminarvortrag am Di, 20.01.2004 von Johannes Holzer Student der Technischen Informatik (7. Semester), Seminar vom Lehrstuhl Optoelektronik

Mehr

Black Box erklärt WDM (Wavelength Division Multiplexing)

Black Box erklärt WDM (Wavelength Division Multiplexing) Black Box erklärt WDM (Wavelength Division Multiplexing) Weil der Bedarf an Kommunikation immer grösser, die Bandbreitenanforderungen immer höher und die zu überbrückenden Distanzen länger werden, gewinnt

Mehr

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1 4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-

Mehr

OPTOELEKTRONIK SENSORIK

OPTOELEKTRONIK SENSORIK OPTOELEKTRONIK SENSORIK Chip Scale Gehäuse Monolithischer Aufbau CCD und CMOS Technologie auf einem Chip ESPROS Photonics AG ESPROS Photonics AG bietet ein interessantes Spektrum an optoelektronischen

Mehr

Wellenleiterkomponenten für POF/PCF-Fasern

Wellenleiterkomponenten für POF/PCF-Fasern Wellenleiterkomponenten für POF/PCF-Fasern I. Frese, Th. Klotzbücher, U. Schwab Tagung der ITG-Fachgruppe 5.4.1 Offenburg, den 26.03.03 Inhalt 1) Motivation 2) Stand der Technik 4) Integriert-optische

Mehr

Bildverarbeitung - Inhalt

Bildverarbeitung - Inhalt Bildverarbeitung Bildverarbeitung - Inhalt 1. Anfänge der industriellen Bildverarbeitung 2. Von der Kamera zum Vision Sensor 3. Hardware Konzepte in der BV 4. Beleuchtungssysteme 5. Auswerteverfahren (Software)

Mehr

N Bit binäre Zahlen (signed)

N Bit binäre Zahlen (signed) N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101

Mehr

Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines

Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines Entwurf eines Generators zur Erzeugung von Hard- und Software-Beschreibungen für Bildverarbeitungspipelines Verteidigungsvortrag zur Studienarbeit Ludger Irsig Fraunhofer IIS/EAS Digitale Kameras allgemein

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

PRONTO KonKaMis. Ausführung von Sensordesign und MID

PRONTO KonKaMis. Ausführung von Sensordesign und MID PRONTO KonKaMis Ausführung von Sensordesign und MID Steffen Beyer Stuttgart, 23.4.2013 Inhalt Ziele Projektstand Ausblick Ziele Konfigurierbare Kamera für Mikrosysteme Anwender Beleuchtung Optik MID-Gehäuse

Mehr

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series

T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series T est of 1GBit/s Fiber optical communication interfaces based on FlexRIO R Series Inhalt 1. Einführung... 2 2. Anforderungen... 2 3. Komponenten... 3 3.1. PXI 7952R... 3 3.2. Fiber Optical Interface Module

Mehr

Automatische Testsysteme und ihre Programmierung. Dresden, 09.07.2008. Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de

Automatische Testsysteme und ihre Programmierung. Dresden, 09.07.2008. Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Automatische Testsysteme und ihre Programmierung Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de

Mehr

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme

Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme Entwicklung von Partitionierungsstrategien im Entwurf dynamisch rekonfigurierbarer Systeme R. Merker, Technische Universität Dresden, Fakultät ET und IT J. Kelber, Fachhochschule Schmalkalden, ET Gliederung

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

P R Ä S E N T I E R T. LC Duplex, SFP spacing. MTP, mit Pins (male): MTP/m. MTP, ohne Pins (female): MTP/f. EDGE Module (Kassette), MTP/m auf LC Dup

P R Ä S E N T I E R T. LC Duplex, SFP spacing. MTP, mit Pins (male): MTP/m. MTP, ohne Pins (female): MTP/f. EDGE Module (Kassette), MTP/m auf LC Dup P R Ä S E N T I E R T Betrachtungsweisen für die 40G und 00G Migration in der Data Center Verkabelung Joergen Janson Data Center Marketing Spezialist Legende LC Duplex, SFP spacing MTP, mit Pins (male)

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler

Mehr

CPLD Auswahl und Design

CPLD Auswahl und Design CPLD Auswahl und Design Sascha Schade DL1DRS 9. Januar 2010 Für ein software defined radio (SDR) wurde ein verstellbarer Taktgenerator, der den Analogschalter speist, als Design für einen CPLD synthetisiert

Mehr

Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität

Parallelrechner (1) Anwendungen: Simulation von komplexen physikalischen oder biochemischen Vorgängen Entwurfsunterstützung virtuelle Realität Parallelrechner (1) Motivation: Bedarf für immer leistungsfähigere Rechner Leistungssteigerung eines einzelnen Rechners hat physikalische Grenzen: Geschwindigkeit von Materie Wärmeableitung Transistorgröße

Mehr

WDM Komponenten und Systeme

WDM Komponenten und Systeme WDM Komponenten und Systeme Seminar Ausgewählte Themen in Hardwareentwurf und Optik WS 2003 / 2004 Bastian Trauter Technische Informatik, 7. Semester Definition WDM = wavelength division multiplexing Gleichzeitige

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

Algorithmen zur Integer-Multiplikation

Algorithmen zur Integer-Multiplikation Algorithmen zur Integer-Multiplikation Multiplikation zweier n-bit Zahlen ist zurückführbar auf wiederholte bedingte Additionen und Schiebeoperationen (in einfachen Prozessoren wird daher oft auf Multiplizierwerke

Mehr

Source: ITRS Roadmap 2009 Andreas König, Institute of Integrated Sensor Systems

Source: ITRS Roadmap 2009 Andreas König, Institute of Integrated Sensor Systems Source: ITRS Roadmap Anwendungsspezifische Akquisition & Verarbeitung multisensorischer Daten Senses of Living Beings Sense of Taste Olfaction Sense of Touch Audition Vision Tongue Nostrils Eye Heat

Mehr

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Johannes Schemmel Forschungsgruppe Electronic Vision(s) Lehrstuhl Prof. K. Meier Ruprecht-Karls-Universität Heidelberg Mitarbeiter:

Mehr

Rechnerarithmetik. Vorlesung im Sommersemester 2008. Eberhard Zehendner. FSU Jena. Thema: Ripple-Carry- und Carry-Skip-Addierer

Rechnerarithmetik. Vorlesung im Sommersemester 2008. Eberhard Zehendner. FSU Jena. Thema: Ripple-Carry- und Carry-Skip-Addierer Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Ripple-Carry- und Carry-Skip-Addierer Eberhard Zehendner (FSU Jena) Rechnerarithmetik Ripple-Carry- und Carry-Skip-Addierer

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7

Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7 1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht

Mehr

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1

Erfolg mit Embedded Vision Systemen. Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Dipl.-Ing. Carsten Strampe Embedded Vision Systeme 1 Erfolg mit Embedded Vision Systemen Embedded Prozessoren vs. X86er Derivate DSP vs. FPGA vs. GPP wer ist geeigneter

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

Software in der Industriellen Bildverarbeitung

Software in der Industriellen Bildverarbeitung Software in der Industriellen Bildverarbeitung Technologieentwicklung am Beispiel Pattern Matching Dr. Olaf Munkelt MVTec Software GmbH MVTec Software GmbH Firma konzentriert sich auf Building Vision for

Mehr

Funktionstest Ti2CA Compact

Funktionstest Ti2CA Compact Funktionstest Ti2CA Compact Systemarchitektur Die einfache Ansteuerung, hohe Ausbaustufen, bei geringem Kostenbedarf sowie die hohe Störsicherheit durch kurze Leitungslängen sind wesentliche Vorteile der

Mehr

Konzepte und Systeme

Konzepte und Systeme Konzepte und Systeme Andreas Zeiser Ausgewählte Themen in Hardwareentwurf und Optik Universität Mannheim WS 2003/04 Übersicht Einführung Grundlagen und Komponenten Konzepte Zusammenfassung / Ausblick Andreas

Mehr

Smart Antenna Terminal SANTANA

Smart Antenna Terminal SANTANA Smart Antenna Terminal SANTANA Vorstellung des Projekts A.F. Jacob Institut für Hochfrequenztechnik Technische Universität Braunschweig Einleitung Ziel des Projektes SANTANA Herstellung eines Submoduls

Mehr

Mikrocontroller Grundlagen. Markus Koch April 2011

Mikrocontroller Grundlagen. Markus Koch April 2011 Mikrocontroller Grundlagen Markus Koch April 2011 Übersicht Was ist ein Mikrocontroller Aufbau (CPU/RAM/ROM/Takt/Peripherie) Unterschied zum Mikroprozessor Unterschiede der Controllerarten Unterschiede

Mehr

Sensorsignal-ASSPs für Luft- und Raumfahrtanwendungen Optonet 14.05.2014. MAZeTGmbH Dr. Fred Grunert /Jena 14.05.2014 (1)

Sensorsignal-ASSPs für Luft- und Raumfahrtanwendungen Optonet 14.05.2014. MAZeTGmbH Dr. Fred Grunert /Jena 14.05.2014 (1) Optonet 14.05.2014 MAZeTGmbH Dr. Fred Grunert /Jena 14.05.2014 (1) Inhalt 1 2 MAZeT Sensorsignal-ASICs 3 Farb- und Spektralsensoren 4 Anwendungsbeispiel 5 Zusammenfassung MAZeTGmbH Dr. Fred Grunert /Jena

Mehr

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011

Rechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011 Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste

Mehr

Objektorientierte Programmierung

Objektorientierte Programmierung Objektorientierte Programmierung 1 Geschichte Dahl, Nygaard: Simula 67 (Algol 60 + Objektorientierung) Kay et al.: Smalltalk (erste rein-objektorientierte Sprache) Object Pascal, Objective C, C++ (wiederum

Mehr

Synthese Eingebetteter Systeme. 14 Abbildung von Anwendungen auf Multicore-Systeme

Synthese Eingebetteter Systeme. 14 Abbildung von Anwendungen auf Multicore-Systeme 12 Synthese Eingebetteter Systeme Wintersemester 2012/13 14 Abbildung von Anwendungen auf Multicore-Systeme Michael Engel Informatik 12 TU Dortmund 2012/12/19 Abbildung von Anwendungen auf Multicores Multicore-Architekturen

Mehr

1. Übung - Einführung/Rechnerarchitektur

1. Übung - Einführung/Rechnerarchitektur 1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser

Mehr

Optische Netze - Lösungsszenarien mit MRV Communications

Optische Netze - Lösungsszenarien mit MRV Communications WDM / DWDM / CWDM Lichtwellen Infrastruktur optimal nutzen Optische Netze - Lösungsszenarien mit MRV Communications WDM Technologie die beste Transportmöglichkeit für alle Dienste! 2 Fasern für 80 (!)

Mehr

Produktkatalog. Auftragsentwicklung 2010. Optilab 2010 Alle Rechte vorbehalten. by Optilab

Produktkatalog. Auftragsentwicklung 2010. Optilab 2010 Alle Rechte vorbehalten. by Optilab Produktkatalog Auftragsentwicklung 2010 Auftragsentwicklung Optilab 2010 Alle Rechte vorbehalten. Fiber Optic Fiber-Optic Zur Umsetzung digitaler Daten auf optische Schnittstellen bietet Optilab Ihnen

Mehr

Integriertes Condition Monitoring

Integriertes Condition Monitoring MF0014_V01 Integriertes Condition Monitoring DI Jutta Isopp Vorbeugende Instandhaltung? Vorbeugende Instandhaltung? Alarm ignoriert! Alarm ignoriert! Alarm ignoriert! Alarm ignoriert! Alarm ignoriert!

Mehr

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach

Outline Schieberegister Multiplexer Barrel-Shifter Zähler Addierer. Rechenschaltungen 1. Marc Reichenbach Rechenschaltungen 1 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 06/14 1 / 32 Gliederung Schieberegister Multiplexer Barrel-Shifter Zähler Addierer 2 / 32 Schieberegister

Mehr

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...

Mehr

Detektor Prototyp-System

Detektor Prototyp-System 36. Herbstschule für Hochenergiephysik Maria Laach, September 2004 Das DEPFET-Detektor Detektor Prototyp-System Lars Reuen Universität Bonn Universität Bonn / Universität Mannheim / MPI München (HLL) L.Andricek,

Mehr

12 Technische Daten RS232. Übertragungsrate: max. 57600 bit/s übertragbare Signale: TxD, RxD, RTS, CTS, DTR, DSR, DCD. Audio

12 Technische Daten RS232. Übertragungsrate: max. 57600 bit/s übertragbare Signale: TxD, RxD, RTS, CTS, DTR, DSR, DCD. Audio Guntermann & Drunck GmbH Installations- und Bedienungsanleitung LwLVision 12 Technische Daten Video Auflösung (lokal): max. 1920 1200 Bildpunkte (max. Wert) Auflösung (entfernt): max. 1920 1200 Bildpunkte

Mehr

Nanoday 2008 25.09.2008 S. Passinger, R. Kiyan, C. Reinhardt, A. Seidel und B. Chichkov

Nanoday 2008 25.09.2008 S. Passinger, R. Kiyan, C. Reinhardt, A. Seidel und B. Chichkov Zwei-Photonen Polymerisation und ihre Anwendung in der Plasmonik Nanoday 2008 25.09.2008 S. Passinger, R. Kiyan, C. Reinhardt, A. Seidel und B. Chichkov Gliederung Zwei-Photonen Polymerisation Oberflächen

Mehr

bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke

bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke Rechnerarithmetik Rechnerarithmetik 22 Prof. Dr. Rainer Manthey Informatik II Übersicht bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke in diesem

Mehr

L 371/128 DE Amtsblatt der Europäischen Union 30.12.2014

L 371/128 DE Amtsblatt der Europäischen Union 30.12.2014 L 371/128 DE Amtsblatt der Europäischen Union 30.12.2014 KATEGORIE 4 RECHNER Anmerkung 1: Rechner, verwandte Geräte und Software für Telekommunikations- oder Local Area Network - Funktionen sind auch nach

Mehr

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm

Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm Der Design- und Verifizierungsprozess von elektronischen Schaltungen Y Diagramm Verhaltens Beschreibung Struktur Beschreibung z.b. Vout =Vin/2 Analog: Teiler Digital: Schieberegister Widerstand oder Mosfet

Mehr

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich.

Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich. Kapitel 2 Pulsweitenmodulation Die sogenannte Pulsweitenmodulation (kurz PWM) ist ein Rechtecksignal mit konstanter Periodendauer, das zwischen zwei verschiedenen Spannungspegeln oszilliert. Prinzipiell

Mehr

24.12.2015 Amtsblatt der Europäischen Union L 340/163

24.12.2015 Amtsblatt der Europäischen Union L 340/163 24.12.2015 Amtsblatt der Europäischen Union L 340/163 KATEGORIE 4 RECHNER Anmerkung 1: Rechner, verwandte Geräte und "Software" für Telekommunikations- oder "Local Area Network"- Funktionen sind auch nach

Mehr

Verkürzung von Entwurfszeiten

Verkürzung von Entwurfszeiten Verkürzung von Entwurfszeiten durch Matlab-basiertes HPC R. Fink, S. Pawletta Übersicht aktuelle Situation im ingenieurtechnischen Bereich Multi-SCEs als Konzept zur Verkürzung von Entwurfszeiten Realisierung

Mehr

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010

VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten

Mehr

CU20xx Ethernet-Switche

CU20xx Ethernet-Switche Switche CU20xx CU20xx Ethernet-Switche Die Beckhoff Ethernet- Switche bieten fünf (CU2005), acht (CU2008) bzw. 16 (CU2016) RJ45-Ethernet-Ports. Switche leiten eingehende Ethernet- Frames gezielt an die

Mehr

Intelligente GPRS- und UMTS-Modems - MT-202 / MT-251

Intelligente GPRS- und UMTS-Modems - MT-202 / MT-251 Modem, Gateway und SPS in einem Gerät Die Geräte der MT-200 Serie verzichten weitestgehend auf I/Os, sind aber im übrigen Funktionsumfang mit den Telemetriemodulen der MT-100 Serie identisch. Schnittstellen

Mehr

RZ-Verkabelung als gesichertes Netzwerkdesign mit intelligentem Infrastrukturmanagement

RZ-Verkabelung als gesichertes Netzwerkdesign mit intelligentem Infrastrukturmanagement RZ-Verkabelung als gesichertes Netzwerkdesign mit intelligentem Infrastrukturmanagement Referent: Guntram Geiger DAS UNTERNEHMEN Die Netzwerkinfrastruktur (Verkabelung) ist das Fundament der gesamten IT

Mehr

BLIT2008-Board. Uwe Berger

BLIT2008-Board. Uwe Berger 11/2008 (BLIT) 2 Inhalt Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten Prinzipielles zur Programmierung BLIT2008-Board 11/2008 (BLIT) 3 Was sind Mikrocontroller AVR-Mikrocontroller Werkzeugkasten

Mehr

Technische Informatik

Technische Informatik examen.press Technische Informatik Band 2: Entwurf digitaler Schaltungen von Günter Kemnitz 1. Auflage Technische Informatik Kemnitz schnell und portofrei erhältlich bei beck-shop.de DIE FACHBUCHHANDLUNG

Mehr

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

Überblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung

Überblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung Überblick über uadratur-generation Oszillator A Oszillator B Roland Pfeiffer 15. Vorlesung Design einer uadratur-generation Ihr Chef stellt Ihnen die Aufgabe, ein Signal in zwei um 90 phasenversetzte Signale

Mehr

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN

EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN EINE MODULARE TESTPLATTFORM FÜR DAS PROTOTYPING VON DRAHTLOSEN SYSTEMEN Einleitung Zunehmender Einsatz von Kurzstreckenfunk in Form drahtloser Datenkommunikation im Bereich IEEE Standard 802.15.4 - Zigbee

Mehr

1. Einleitung. Informationstechnische Systeme

1. Einleitung. Informationstechnische Systeme 1. Informationstechnische Systeme Realisierungsvarianten für HW-Komponenten Anwendung von SSI Standard-IC Anwendung von µp und MSI-/LSI-Komponenten Einsatz anwendungsspezifischer integrierter Schaltungen

Mehr

HW/SW Codesign 5 - Performance

HW/SW Codesign 5 - Performance HW/SW Codesign 5 - Performance Martin Lechner e1026059 Computer Technology /29 Inhalt Was bedeutet Performance? Methoden zur Steigerung der Performance Einfluss der Kommunikation Hardware vs. Software

Mehr

Software ubiquitärer Systeme

Software ubiquitärer Systeme Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/

Mehr

3 Rechnen und Schaltnetze

3 Rechnen und Schaltnetze 3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Embedded Linux- Robocup

Embedded Linux- Robocup Embedded Linux- Robocup Henning Heinold (heinold@inf.fu-berlin.de) Holger Freyther (freyther@inf.fu-berlin.de) Übersicht Einführung GNU/Linux Geschichte Aufbau und Userspace Hardwarebeispiele Portierung

Mehr

Batterie-Monitor für Hybrid- und E-Mobile mit 0,04% garantierter Genauigkeit

Batterie-Monitor für Hybrid- und E-Mobile mit 0,04% garantierter Genauigkeit Batteriemanagement Batterie-Monitor für Hybrid- und E-Mobile mit 0,04% garantierter Genauigkeit 05.11.12 Redakteur: Thomas Kuther PDF Weiterempfehlen Merken Drucken Der LTC6804: ein hochgenauer Mehrzellen-Hochspannungsbatterie-Monitor

Mehr

Q.brixx A116. Mehrkanalmodul für Messbrücken. Die wichtigsten Fakten des Systems: Die wichtigsten Fakten des Moduls A106:

Q.brixx A116. Mehrkanalmodul für Messbrücken. Die wichtigsten Fakten des Systems: Die wichtigsten Fakten des Moduls A106: Die wichtigsten Fakten des Systems: Flexibilität bei hoher Packungsdichte bis zu 16 Module pro System in beliebiger Zusammenstellung Test Controller Q.station oder Q.gate wählbar Ethernet TCP/IP für Konfiguration

Mehr

All Digital Transceiver

All Digital Transceiver All Digital Transceiver Prinzip Digital-Empfänger ADC, Analog Digital Converter ( Analog-Digital-Wandler ) DDC, Digital Down Converter ( Digitaler Abwärtsmischer ) DSP, Digital Signal Processor SDR-14

Mehr

1. Einfach verkettete Liste unsortiert 2. Einfach verkettete Liste sortiert 3. Doppelt verkettete Liste sortiert

1. Einfach verkettete Liste unsortiert 2. Einfach verkettete Liste sortiert 3. Doppelt verkettete Liste sortiert Inhalt Einführung 1. Arrays 1. Array unsortiert 2. Array sortiert 3. Heap 2. Listen 1. Einfach verkettete Liste unsortiert 2. Einfach verkettete Liste sortiert 3. Doppelt verkettete Liste sortiert 3. Bäume

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

5 Verarbeitungsschaltungen

5 Verarbeitungsschaltungen 5 Verarbeitungsschaltungen Folie 1 5 Verarbeitungsschaltungen Häufig genutzte Funktionen gibt es als fertige Bausteine zu kaufen. 5.1 Addierer logische Schaltungen zur Addition zweier Dualzahlen Alle Grundrechenarten

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

Prozess-rechner. auch im Büro. Automation und Prozessrechentechnik. Prozessrechner. Sommersemester 2011. Prozess I/O. zu und von anderen Rechnern

Prozess-rechner. auch im Büro. Automation und Prozessrechentechnik. Prozessrechner. Sommersemester 2011. Prozess I/O. zu und von anderen Rechnern Automation und Prozessrechentechnik Sommersemester 20 Prozess I/O Prozessrechner Selbstüberwachung zu und von anderen Rechnern Prozessrechner speziell Prozessrechner auch im Büro D A D A binäre I/O (Kontakte,

Mehr

3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54

3.2 Verknüpfung von Variablen... 50 3.3 Sheffer- und Pierce-Funktion... 52 3.4 Übungen... 54 Inhaltsverzeichnis 1 Einführung 1 1.1 Analog - Digital Unterscheidung... 1 1.1.1 Analoge Darstellung...2 1.1.2 Digitale Darstellung...3 1.1.3 Prinzip der Analog-Digital-Wandlung...4 1.2 Begriffsdefinitionen...5

Mehr

Angewandte Signalverarbeitung

Angewandte Signalverarbeitung Institut für Elektrische Meßtechnik und Meßsignalv erarbeitung Angewandte Signalverarbeitung Empfohlene Vorkenntnisse SV HW SW BV NT Signalverarbeitung (LVs: Signalverarbeitung, Digitale Messsysteme) Hardware-Entwicklung

Mehr

Ettlingen _ 2008 WWW.VISION-COMPONENTS.COM // Ettlingen // 2008

Ettlingen _ 2008 WWW.VISION-COMPONENTS.COM // Ettlingen // 2008 Ettlingen _ 2008 Wer ist VC VC ist innovativer Hersteller intelligenter Kameras für die industrielle Bildverarbeitung. Erfinder der ersten industriellen Smart Kamera (VC11) 1996. Geschäftsführer Michael

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1

Digital Design Entwicklung der DRAMs. Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs Richard Roth / FB Informatik und Mathematik Speicher 1 Entwicklung der DRAMs in Zukunft Richard Roth / FB Informatik und Mathematik Speicher 2 DRAM Speicherzelle (Trench Technology)

Mehr

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch

Mehr

Graphenalgorithmen und lineare Algebra Hand in Hand Vorlesung für den Bereich Diplom/Master Informatik

Graphenalgorithmen und lineare Algebra Hand in Hand Vorlesung für den Bereich Diplom/Master Informatik Vorlesung für den Bereich Diplom/Master Informatik Dozent: Juniorprof. Dr. Henning Meyerhenke PARALLELES RECHNEN INSTITUT FÜR THEORETISCHE INFORMATIK, FAKULTÄT FÜR INFORMATIK KIT Universität des Landes

Mehr

Instruktionssatz-Architektur

Instruktionssatz-Architektur Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Übersicht 1 Einleitung 2 Bestandteile der ISA 3 CISC / RISC Übersicht 1 Einleitung 2 Bestandteile

Mehr

Softwaretechnik (Allgemeine Informatik) Überblick

Softwaretechnik (Allgemeine Informatik) Überblick Softwaretechnik (Allgemeine Informatik) Überblick 1 Einführung und Überblick 2 Abstraktion 3 Objektorientiertes Vorgehensmodell 4 Methoden der Anforderungs- und Problembereichsanalyse 5 UML-Diagramme 6

Mehr

Studienplan Master Elektrotechnik (Beginn Winter) Stand: 17.05.2012

Studienplan Master Elektrotechnik (Beginn Winter) Stand: 17.05.2012 Studienplan Master Elektrotechnik (Beginn Winter) Stand: 17.05.2012 Vertiefungsrichtung Automatisierungs- und Energietechnik (AE) -Summe e 1 (WiSe) 2 (SoSe) 3 (WiSe) 4 (SoSe) e Wahlpflichtmodul I 4 4 Wahlpflichtmodul

Mehr

All People Seem To Need Data Processing: Application Presentation - Session Transport Network Data-Link - Physical

All People Seem To Need Data Processing: Application Presentation - Session Transport Network Data-Link - Physical OSI-Schichtenmodell (OSI = Open System Interconnection) Bitubertragungsschicht (Physical Layer L1): Bitübertragung Sicherungsschicht (Data-Link Layer L2): Gruppierung des Bitstroms in Frames Netzwerkschicht

Mehr

2. Grundlagen der technischen Software - Beispiel: MathCAD 2.1 Einführung 2.2 Grundlagen an Beispielen

2. Grundlagen der technischen Software - Beispiel: MathCAD 2.1 Einführung 2.2 Grundlagen an Beispielen Gliederung 2. Grundlagen der technischen Software - Beispiel: MathCAD 2.1 Einführung 2.2 Grundlagen an Beispielen 2.1 Einführung 2-01 MathCAD im Überblick Taschenrechner für numerische Berechnungen Industriestandard-Rechensoftware

Mehr

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat

Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Die Vision Landschaft und was sie mit Moore s Gesetz zu tun hat Horst A. Mattfeldt Produkt Manager Matrix Vision GmbH V1.0 10/2010 MATRIX VISION GmbH 1 Inhalt/Content: Vom Vision Sensor über Atom Boxen

Mehr

Motivation: Stand der Technik:

Motivation: Stand der Technik: Motivation: Wir leben im Zeitalter des Hochgeschwindigkeitsinternets (High-Speed-Internet). Mobile Geräte sind für die meisten Dienste von High-Speed-Internet abhängig. Geräte wie Smartphones, Tablet-PC

Mehr

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware.

Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA. Implementierung eines UDP/IP-Stacks in Hardware. Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI - EDA Implementierung eines -Stacks in Hardware Dresden, Gliederung 1. Aufgabenstellung 2. Überblick 1. Allgemein 2. MAC 3. IP

Mehr

1. Juli 2014. Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA,

1. Juli 2014. Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA, Hybrid Bus System: PCI-Bus, Feldbus und Punkt-Punktverbindungen mit GB Ethernet, SATA, USB sowie PCIe Trenew Electronic AG 5 unabhängige Bereiche mit viel Synergie-Potential: Distributor + Hersteller Embedded

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

Thomas Bretz. Sensitivitätsverbesserung bei MAGIC durch Berücksichtigung der Signalankunftszeit in der Analyse

Thomas Bretz. Sensitivitätsverbesserung bei MAGIC durch Berücksichtigung der Signalankunftszeit in der Analyse Thomas Bretz Sensitivitätsverbesserung bei MAGIC durch Berücksichtigung der Signalankunftszeit in der Analyse 2 Entwicklung Erste Versuche das Cherenkov Licht von Luftschauern zu detektieren (Hill and

Mehr

High Performance Datenerfassung Tests am Beispiel WEGA

High Performance Datenerfassung Tests am Beispiel WEGA High Performance Datenerfassung am Beispiel WEGA Langmuir 5. Mai 2010 High Performance Datenerfassung am Beispiel WEGA Hardware Timing Netzwerk Hardware zwei identische Systeme bestehend aus Controller

Mehr

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel

Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 2 Der Mikrocontroller Der Mikrocontroller beinhaltet auf einem Chip einen kompletten Mikrocomputer, wie in Kapitel 1 beschrieben. Auf dem Chip sind die, ein ROM- für das Programm, ein RAM- für die variablen

Mehr