TeI = 1 D C = C. Rechnerarchitektur I Informationsverarbeitung. Technische Universität Dresden Institut für Technische Informatik

Transkript

1 e = Rechnerarchitektur nformationsverarbeitung echnische Universität resden nstitut für echnische nformatik R.G. resden, 2003 RA Rechnerarchitektur

2 e = nhalt Punkt nhalt Folie 4 nformationsverarbeitung Zahlensysteme Zahlendarstellung im omputer Vorzeichenlose natürliche Zahlen Vorzeichenbehaftete ganze Zahlen Festkommazahlen Gleitkommazahlen 54 nhalt RA Rechnerarchitektur 1/ 69

3 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung 4 nformationsverarbeitung 4.1 Zahlensysteme (Stellenwertsysteme) Polyadische Zahlensysteme Ziffernfolge (Vor- und Nachkomma): Stellenwertsysteme sind gekennzeichnet durch: n a k B k mit B 2, 0 a k < B, a k N k= arstellung einer Zahl durch eine Ziffernfolge (Aneinanderreihung). er Wert einer Ziffer hängt von der Stellung innerhalb der Ziffernfolge ab. ie Wertebildung erfolgt zu einer einheitlichen Basis B. ie Basis ist die kleinste, nicht mehr durch eine Ziffer darstellbare Zahl. er Wert der Zahl ergibt sich durch Aufsummierung ihrer Ziffernwerte. ezimalsystem (B 0), ualsystem (B = 2), Hexadezimalsystem (B 6) RA Rechnerarchitektur 2/ 69

4 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Zahlenbereiche Menge von Zahlen, in der eine Ordnung erklärt ist und gewisse mathematische Verknüpfungen, Operationen uneingeschränkt ausführbar sind (keine natürliche Ordnung für komplexe Zahlen). Q Q N Z R N Q Q R bzw. N Z Q R RA Rechnerarchitektur 3/ 69

5 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Zahlenbereiche ie Menge der natürlichen Zahlen N dient dem Abzählen. ie Menge der ganzen Zahlen Z entsteht aus N indem man negative Zahlen als nverse bzgl. der Addition konstruiert. ie Menge der nichtnegativen Brüche Q entsteht aus N indem man Bruchzahlen als nverse der Multiplikation konstruiert. ie Menge der Brüche oder rationalen Zahlen Q entsteht aus Q durch Hinzunahme der nversen bzgl. der Addition oder aus Z durch Hinzunahme der nversen bzgl. der Multiplikation. ie Menge der reellen Zahlen R entsteht aus Q durch topologische Vervollständigung (z.b. Werte für e, π). ie Menge der komplexen Zahlen besteht aus Paaren reeller Zahlen (a,b), die in der Schreibweise a + bi mit i 2 = 1 den üblichen Rechengesetzen genügen. RA Rechnerarchitektur 4/ 69

6 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Zahlenbereich efinition uneing. Operation N natürliche Zahlen N = {0,1,2,...} +,,< Z ganze Zahlen Z = {m n, m,n N} +,,,< Q gebrochene Zahlen Q = { m n, m,n N, n 0} +,,/,< Q rationale Zahlen Q = { a, a,b G, b 0} b +,,,/,< R reelle Zahlen a 0,a 1 a ezimalbruch +,,,/,<,lim komplexe Zahlen = [a;b], a,b P (Paare) +,,,/,lim Zahlenstrahl natürliche Zahlen (Ordnung: Nachfolger der Zahl n ist n + 1) N +1 RA Rechnerarchitektur 5/ 69

7 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Ganze Zahlen im Stellenwertsystem ie Zifferndarstellung einer n-stelligen ganzen Zahlen Z B lautet im Stellwertsystem der Basis B: Z B = ±(z n 1...z 1 z 0 ) B. er Wert von Z B bestimmt sich durch : Z B = ± n 1 z i B i = ±(z n 1 B n z 1 B 1 + z 0 B 0 ) i=0 Beispiele: Z = 9 z i 2 i = i=0 Z 8 = = 3 z i 8 i = ( ) = i=0 RA Rechnerarchitektur 6/ 69

8 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Umrechnung ganzer Zahlen zwischen Stellenwertsystemen Z = Z B = ±(z n 1 B n 1 + z n 2 B n 2 + z 1 B 1 + z 0 B 0 ) iv.-rest Q 0 = Z = ±((((z n 1 B + z n 2 ) B...) B + z 1 ) B + z 0 ) Q 0 z 0 Q 1 = B = ±(((z n 1 B + z n 2 ) B...) B + z 1 ) z 0 Q Q 2 z 1 B = ±((z n 1 B + z n 2 ) B)... z Q n 1 = Q n 2 z n 2 B = ± z n 1 z n 2 Q n = Q n 1 z n 1 B = ± 0 z n 1 Z B = ± n 1 z i B i = ±(z n 1...z 1 z 0 ) B i=0 Fortlaufende ganzzahlige ivision durch B bis Q n = 0 ivisionsreste z µ Z - st-system (dezimal), Z B - Ziel-System, Q ν - ganzzahlige Quotienten RA Rechnerarchitektur 7/ 69

9 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung B-Komplement ganzer Zahlen im Stellenwertsystem (1) as B-Komplement (B) Z B einer ganzen Zahl Z B im Stellenwertsystem der Basis B ist definiert durch (n Anzahl der Ziffern): Z B + (B) Z B = B n mit Z B = n 1 i=0 z i B i und B n + n 1 (B 1)B i er Wert dieses Komplements berechnet sich zu: (B) Z B = B n Z B + n 1 (B 1)B i n 1 z i B i + n 1 (B 1 z i )B i i=0 ie beim B-Komplement auftretende Summe heißt (B 1)-Komplement: i=0 i=0 i=0 (B 1) Z B = n 1 (B 1 z i )B i i=0 und das B-Komplement damit: (B) Z B = (B 1) Z B +1 RA Rechnerarchitektur 8/ 69

10 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung B-Komplement ganzer Zahlen im Stellenwertsystem (2) Beispiele zum B-Komplement: Zehn-Komplement von Z 10 = 51 (n = 2) : (10) Z = 49 Neun-Komplement von Z 10 = 51 (n = 2) : (9) Z = = 48 Zwei-Komplement von Z 2 = 0101 (n = 4) : (2) Z (dezimal: ) Eins-Komplement von Z 2 = 0101 (n = 4) : (1) Z (dezimal: ) RA Rechnerarchitektur 9/ 69

11 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Echt gebrochene Zahlen im Stellenwertsystem ie Zifferndarstellung einer gebrochenen Zahl R B, die kleiner als 1 ist (Nachkommazahl), lautet im Stellenwertsystem der Basis B: R B = ±(0,z 1 z 2...z m ) B. er Wert von R B bestimmt sich durch : R B = ± m z i B i = ±(z 1 B 1 + z 2 B z m B m ) i=1 Beispiele zu gebrochenen Zahlen: R 2 = 0,110 2 = 3 z i 2 i = 0,75 10 i=1 R 10 = 0, = 4 z i 10 i = ( ) i=1 RA Rechnerarchitektur 10/ 69

12 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Umrechnung echt gebrochener Zahlen zwischen Stellenwertsystemen R = R B = ±(z 1 B z m+1 B m+1 + z m B m ) ganzz. P 0 = R = ±((((z m 1 B + z m+1) 1 B...) 1 B + z 1) 1 B ) P 1 = P 0 B z 1 = ±(((z m 1 B + z m+1) 1 B...) 1 B ) P m 1 = P m 2 B z m 1 = ± z m 1 B P m = P m 1 B z m = ± 0 z m R B = ± m z i B i = ±(0,z 1 z 2...z m ) B i=1 Fortlaufende Multiplikation mit B bis P m = 0 ganzzahliger Anteil z ν R - st-system (dezimal), R B - Ziel-System, P ν - echt gebrochene Produkte z 1 z m+1 RA Rechnerarchitektur 11/ 69

13 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Gebrochene Zahlen im Stellenwertsystem ie Zifferndarstellung einer allgemeinen gebrochenen Zahl G B lautet im Stellenwertsystem der Basis B (Festkomma-, Gleitkommadarstellung): G B = ±(0,z 1 z 2...z m ) B B (±e k 1...e 1 e 0 ) B mit M B = m z i B i, i=1 er Wert von G B bestimmt sich durch : G B = ±( m i=1 z i B i ) B (± k 1 j B j=0e j ) = ±MB B (±E B) E B = k 1 e j B j. j=0 M B E B - ist eine echt gebrochene Zahl (< 1) und wird als Mantisse bezeichnet. - ist eine ganze Zahl und wird als Exponent bezeichnet. er Exponent gibt an, um wieviele Stelle das Komma nach rechts (positiv) bzw. nach links (negativ) verschoben werden muss. RA Rechnerarchitektur 12/ 69

14 e = 4.1 Stellenwertsysteme 4 nformationsverarbeitung Umrechnung gebrochener Zahlen zwischen Stellenwertsystemen Zerlegung der gebrochen Zahl in ganzzahligen und des echt gebrochenen Anteil. Getrennte Umwandlung beider eile und anschliessende Addition. G B = ±(z n 1...z 1 z 0,z 1 z 2...z m ) B = ±((z n 1...z 1 z 0 ) B + (0,z 1 z 2...z m ) B ) er Wert von G B bestimmt sich durch : G B = ± n 1 i= m z i B i = 1 i= m z i B i + n 1 z i B i i=0 G B = ±((((z n 1 B + z n 2 ) B...) B + z 1 ) B + z 0 ganzzahlig + ((z m B 1 + z m+1 ) B 1...) B 1 + z 1 ) B 1 ) echt gebrochen RA Rechnerarchitektur 13/ 69

15 e = 4.2 Zahlendarstellung im omputer 4 nformationsverarbeitung 4.2 Zahlendarstellung im omputer, atenformate ie Zahlendarstellung im omputer (atenformat) erfolgt in der Regel binär codiert in Formaten fester Länge n. Es wird das ualzahlen-stellenwertsystem verwendet. Es gelten die Rechenregeln für ualzahlen. Folgende arstellungsvarianten werden allgemein unterschieden: vorzeichenlose natürliche Zahlen vorzeichenbehaftete ganze Zahlen Festkommazahlen (Festpunktzahlen) Gleitkommazahlen (Gleitpunktzahlen) urch die arstellungsvariante selbst und die begrenzte Stellenzahl (atenformate fester Länge n) sind die Gültigkeitsbereiche des Assoziativgesetzes und des istributivgesetzes zu beachten. RA Rechnerarchitektur 14/ 69

16 e = 4.2 Zahlendarstellung im omputer 4 nformationsverarbeitung n-bit atenformat (ualzahlen-stellenwertsystem) MSB LSB Ausrichtung n-1 n-2 n Bitstelle a n 1 a 3 a 2 a 1 a 0 n-bit atenwort 2 n 1 2 n 2 2 n duale Wertigkeit Wert Z bei nterpretation als reine ualzahl: Z = a n 1 2 n 1 + a n 2 2 n a a a Übliche atenformate: 8 Bit, 16 Bit, 32 Bit, 64 Bit,... Je nach atenformat haben einzelne Bitstellen spezielle Funktionen, z.b. Vorzeichen, Exponent,... Jede Zahlendarstellung hat daher ein gesondertes atenformat. RA Rechnerarchitektur 15/ 69

17 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung 4.3 Vorzeichenlose natürliche Zahlen (unsigned binary numbers) ie arstellung erfolgt als n-stellige ualzahl. Eine arstellung von negativen Zahlen ist nicht direkt möglich. Wertebereich: 0 x 2 n 1 Beispiel für ualzahlen-arstellung (n = 8): dezimal dual dezimal dual Anwendung: Adressenmanipulation RA Rechnerarchitektur 16/ 69

18 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Zahlenkreis für 4-Bit-Zahlen als vorzeichenlose ualzahl 2 n A = n 1 i=0 2 i a i RA Rechnerarchitektur 17/ 69

19 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Addition Beispiel: dezimal (n = 2) dual (n = 8) a b s Schreibweise: SummeÜbertrag der vorherigen Stelle Sukzessive stellenweise Addition der Summanden mit dem LSB beginnend bis hin zum MSB (a 0 + b 0,...,a n 1 + b n 1 ) zur Summe (s 0,...,s n 1 ) mit Übertragstechnik. ie bei der stellenweisen Addition auftretenden Überträge (carry) (c 0,...,c n 1 ) werden bei der Addition der jeweis nächstfolgenden Stelle mit dazu addiert. er letzte Übertrag c n 1 heisst auslaufender Übertrag (carry out). RA Rechnerarchitektur 18/ 69

20 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Hardware-Realisierung der Addition 1-Bit Addition Halbaddierer (Half Adder (HA), ohne einlaufenden Übertrag) Schaltsymbol a b Summanden ausl. Übertrag HA c out s Summe Modulo 2 Addition ohne Übertrag Schaltfunktion s = a b a b = a b c out = a b Wertetabelle a b s c out RA Rechnerarchitektur 19/ 69

21 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Volladdierer (Full Adder (FA), mit einlaufenden Übertrag) Schaltsymbol a b Summanden ausl. Übertrag einl. Übertrag FA c out c in s Summe Modulo 2 Addition mit Übertrag Schaltfunktion Wertetabelle c in a b s c out s = a b c in a b c in a b c in a b c in = a b c in c out = a b a c in b c in RA Rechnerarchitektur 20/ 69

22 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Volladdierer, realisiert durch Halbaddierer Summanden a b c in einl. Übertrag HA 1 s HA Zwischensumme ausl. Übertrag c out s Summe s = a b a b = a b s = s c in s c in = s c in c out = a b s c in RA Rechnerarchitektur 21/ 69

23 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Beispiel: 4-Bit Addition (Ripple-arry-Adder (RA)) ausl. Übertrag c out MSB LSB a 3 b 3 a 2 b 2 a 1 b 1 a 0 b 0 FA c 2 FA c 1 FA c 0 FA s 3 s 2 s 1 s 0 Summanden einl. Übertrag c in Summe s = a + b Addition zweier n-bit Zahlen durch stellenweise Addition mit Übertrag mit dem LSB beginnend und Weiterreichen des Übertrages an die jeweils nachfolgende Stelle. s ν = a ν b ν c ν 1 für ν = 0,1,...,n 1 c ν = a ν b ν a ν c ν b ν c ν c 1 = c in kann auch bei c in = 0 entfallen c out = c n 1 RA Rechnerarchitektur 22/ 69

24 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Subtraktion (1) Beispiel: dezimal (n = 2) dual (n = 8) a b d = = Schreibweise: ifferenz Übertrag (geborgt) der vorherigen Stelle Sukzessive stellenweise Subtraktion mit dem LSB beginnend bis hin zum MSB mit Borgetechnik. ie bei der stellenweisen Subtraktion auftretenden (geborgten) Überträge (borrow) werden bei der Subtraktion der jeweis nächstfolgenden Stelle mit zum Subtrahenden addiert. er letzte (geborgte) Übertrag c n 1 heisst auslaufender (geborgter) Übertrag (borrow out). RA Rechnerarchitektur 23/ 69

25 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Subtraktion (2) Beispiel: dezimal (n = 2) dual (n = 8) a b ( ) (10) b d ( ) Schreibweise: SummeÜbertrag der vorherigen Stelle Rückführung der Subtraktion auf eine Addition mit dem B-Komplement des Subtrahenden bei fester Stellenzahl n: d = a b d = a + (2) b er dabei auftretende auslaufende Übertrag (carry out) c n 1 wird ignoriert. RA Rechnerarchitektur 24/ 69

26 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Hardware-Realisierung der Subtraktion Beispiel: 4-Bit Subtraktion (Ripple-arry-Adder mit 2-Komplement) MSB LSB Minuend a 3 b 3 a 2 b 2 a 1 b 1 a 0 b 0 Subtrahend ausl. Übertrag c out FA FA FA FA 1 c 2 c 1 c 0 d 3 d 2 d 1 d 0 ifferenz d = a b d = a + (2) b d ν = a ν b ν c ν 1 für ν = 0,1,...,n 1 c ν = a ν b ν a ν c ν b ν c ν c 1 für 2-Komplement c out = c n 1 RA Rechnerarchitektur 25/ 69

27 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Multiplikation (1) Beispiel: dezimal (n = 2) dual (n = 4) Sukzessive stellenweise Multiplikation des Multiplikators (0 oder 1) mit dem LSB beginnend bis hin zum MSB mit dem gesamten Multiplikanten und stellenrichtige Aufsummierung der eilergebnisse (Linksverschiebung um n 1 Stellen): (a b = a b a b a b n 1 2 n 1 ). RA Rechnerarchitektur 26/ 69

28 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Multiplikation (2) a b = p b = b 0 + b b b n 1 2 n 1 p = a b 0 + a b a b a b n 1 2 n 1 b ν {0,1} ie Multiplikation kann so auf eine fortlaufende Addition und eine entsprechende Stellenverschiebung zurückgeführt werden. Eine Multiplikation mit 2 bedeutet eine Verschiebung des Multiplikanten um eine Stelle nach links, wobei das LSB mit 0 aufgefüllt wird (analog für eine Multiplikation mit 2 k eine Verschiebung um k Stellen). a 2 k (a l = a l k, für l = n 1,...,k) und (a l = 0, für l = k 1,..., 0) RA Rechnerarchitektur 27/ 69

29 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Hardware-Realisierung der Multiplikation Beispiel: 4-Bit Multiplikation (Ripple-arry-Addition mit 1-Bit Multiplikation) Multiplikand a 3 0 a 2 0 a 1 0 a 0 Multiplikator Multipliziererzelle M M M M b 0 0 s i+1, j 1 a i M M M M M M M M b 1 0 b 2 0 b j c out M & FA b j c in M M M M b 3 0 a i s i, j p 7 p 6 p 5 p 4 p 3 p 2 p 1 p 0 Produkt p = a b RA Rechnerarchitektur 28/ 69

30 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung ivision (1) Beispiel: dezimal (n = 2) dual (n = 8) ohne führende : : > > < < RA Rechnerarchitektur 29/ 69

31 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung ivision (2) a : b = q q = q 0 + q q q n 1 2 n 1 a = b q a = b q 0 + b q b q b q n 1 2 n 1 q ν {0,1} Bei der ivision wird stellenweise mit dem MSB von q beginnend das Produkt b [q ν ] 2 ν von a (durch Verschiebung) subtrahiert. st die ifferenz positiv, so ist q ν, sonst 0. Mit der verbleibenden ifferenz von a wird analog weiter verfahren bis alle Stellen abgearbeitet sind. Als letzte ifferenz bleibt der ivisionsrest übrig. ie ivision kann so auf eine fortlaufende Stellenverschiebung und eine entsprechende Subtraktion (Adddition mit 2-Komplement) zurückgeführt werden. RA Rechnerarchitektur 30/ 69

32 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung ivision (3) Eine ivision durch 2 bedeutet eine Verschiebung des ividenden um eine Stelle nach rechts, wobei das MSB mit 0 aufgefüllt wird (analog für eine ivision durch 2 k eine Verschiebung um k Stellen). a/2 k (a l k = a l, für l = k,...,n 1) und (a l = 0, für l = n 1,..., n k 1) ie ivision ist in Hardware aufwendiger zu realisieren als die Multiplikation und benötigt daher allgemein auch mehr Rechenzeit bei der Abarbeitung. Eine Alternative zu diesem ivisionsverfahren stellen verschiedene iterative Verfahren dar, die die ivision ebenfalls auf Stellenverschiebung, Multiplikation und Addition zurückfüren. RA Rechnerarchitektur 31/ 69

33 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung ivision (4) terative ivision mit dem Newton-Verfahren q = a b f (x) x b Ansatzfunktion mit Nullstelle bei x b x i+1 = x i f (x i) f (x i ) f (x i ) = 1 x 2 terationsvorschrift nach Newton Ableitung von f (x) x i+1 = x i (2 x i b) terationsvorschrift, x i+1 - verbesserte Näherung a b = a x n für n x 0 - Startwert, x i - Näherungswert nach i terationen (Alternatives Verfahren: terative ivision mit dem Goldschmidt-Algorithmus ) RA Rechnerarchitektur 32/ 69

34 e = ivision (5) 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Beispiel: q = a b = Startwert: x 0 = 0.1 x i+1 = x i (2 x i b) Genauigkeit x 1 = 0.1 ( ) = x 2 = 0.13 ( ) = x 3 = ( ) = x 4 =... = x 5 =... = < Lösung: q 5 x 5 = RA Rechnerarchitektur 33/ 69

35 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Konvertierung von natürlichen Zahlen (1) Beispiel: Konvertierung einer ualzahl X in die wertgleiche ezimalzahl X = n 1 z i 2 i i=0 X X X 10 = RA Rechnerarchitektur 34/ 69

36 e = 4.3 Vorzeichenlose nat ürliche Zahlen 4 nformationsverarbeitung Konvertierung von natürlichen Zahlen (2) Beispiel: Konvertierung einer ezimalzahl X 10 = 314 in die wertgleiche ualzahl X 2 Sukzessive ivision der ezimalzahl 314 : 2 57 Rest 0 durch 2 und notieren des Restes. 157 : 2 = 78 Rest 1 Mit dem Ergebnis der ivision ist solange 78 : 2 = 39 Rest 0 in gleicher Weise weiter zu verfahren, 39 : 2 9 Rest 1 bis das Resultat 0 erreicht ist. 19 : 2 = 9 Rest 1 er Rest, der nur die Werte 0 und 1 9 : 2 = 4 Rest 1 annehmen kann, bildet, mit dem letzten 4 : 2 = 2 Rest 0 Rest der ivision als MSB beginnend, 2 : 2 Rest 0 die äquivalente ualzahl. 1 : 2 = 0 Rest RA Rechnerarchitektur 35/ 69

37 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 4.4 Vorzeichenbehaftere ganze Zahlen (signed binary numbers) ie arstellung erfolgt als n-stellige ualzahl, wobei das Vorzeichen durch verschiedene Verfahren realisiert wird: Vorzeichen-Wert-arstellung Basiswert-arstellung 1-Komplement-arstellung 2-Komplement-arstellung. ie Wertebereiche der arstellungen unterscheiden sich je nach der Realisierung des Vorzeichens. Anwendung: nteger-arithmetik RA Rechnerarchitektur 36/ 69

38 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung Vorzeichen-Wert-arstellung as höchstwertigste Bit (MSB) der ualzahl wird für die arstellung des Vorzeichens genutzt: (0-positiv, 1-negativ), die restlichen Stellen als n 1 Bit lange vorzeichenlose ganze Zahl. Wertebereich: 2 n x 2 n 1 1 Es gibt zwei arstellungen für die Zahl 0: +0 und 0 Beispiel für Vorzeichen-Wert-arstellung (n = 8): dezimal dual dezimal dual RA Rechnerarchitektur 37/ 69

39 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung Zahlenkreis für 4-Bit-Zahlen in Vorzeichen-Wert-arstellung - 2 n n ± A = n 2 i=0 a n 1 - Vorzeichen 2 i a i (a n 1 = 0) n 2 2 i a i (a n 1 ) i=0 RA Rechnerarchitektur 38/ 69

40 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung Basiswert-arstellung (biased) arstellung vorzeichenbehafteter ganzer Zahlen x als positive ualzahl d mit einer festen Basiswertverschiebung B. Eindeutige arstellungen der 0 x = d B d = x + B 0 Wertebereich: B x 2 n 1 B (symmetrisch für B = 2 n 1 1) Beispiel für Vorzeichen-Wert-arstellung (n = 8, B 27): dezimal dual dezimal dual RA Rechnerarchitektur 39/ 69

41 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung Zahlenkreis für 4-Bit-Zahlen in Basiswert-arstellung - 2 n n B= A = n 1 i=0 2 i a i B B - Basiswert RA Rechnerarchitektur 40/ 69

42 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 1-Komplement-arstellung (1) arstellung negativer ganzer Zahlen x durch das 1-Komplement (1) x. (1) x = (2 n 1) x (1) x + x = (2 n 1) = 0 Wertebereich: 2 n x 2 n 1 1 Es gibt zwei arstellungen für die Zahl 0: +0 und 0 Negative Zahlen sind durch eine 1 im höchstwertigen Bit (MSB) gekennzeichnet. Beispiel für 1-Komplement-arstellung (n = 8): dezimal dual dezimal dual RA Rechnerarchitektur 41/ 69

43 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 1-Komplement-arstellung (2) Bildungsvorschrift für das 1-Komplement (Stellenkomplement): Stelleweise Negation von x: (1) x (x ν für ν...n 1) araus folgt: (1) x + x = x n 1 x n 2...x 0 + x n 1 x n 2...x 0 n 1 1 n = 2 n 1 x ν + x ν (1) ( (1) x) = x ( x) = x Hin- und Rücktransformation (positive Zahl negative Zahl) sind identisch. Beim Rechnen mit dem 1-Komplement kann ein Fehler auftreten. st bei s = a + b der auslaufende Übertrag 1 so wird s = a + b + 1 korrigiert. RA Rechnerarchitektur 42/ 69

44 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung Zahlenkreis für 4-Bit-Zahlen in 1-Komplement-arstellung - 2 n n ± a n 1 - Vorzeichen A = (2 n 1 1)a n 1 + n 2 2 i a i i=0 RA Rechnerarchitektur 43/ 69

45 e = 2-Komplement-arstellung (1) 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung arstellung negativer ganzer Zahlen x durch das 2-Komlement (2) x. (2) x = (2 n ) x (2) x + x = 2 n = 0 Wertebereich: 2 n 1 x 2 n 1 1 Eindeutige arstellungen für die Zahl 0 (2 n ausserhalb des arstellungsbereiches) Negative Zahlen sind durch eine 1 im höchstwertigen Bit (MSB) gekennzeichnet. Beispiel für 2-Komplement-arstellung (n = 8): dezimal dual dezimal dual RA Rechnerarchitektur 44/ 69

46 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 2-Komplement-arstellung (2) Bildungsvorschrift für das 2-Komplement (echtes Komplement): Stelleweise Negation von x (1-Komplement) und anschliessende nkrementierung (1-Addition): (2) x = (1) x + 1 araus folgt: (2) x + x = x n 1 x n 2...x 0 + x n 1 x n 2...x n 1 1 n = 2 n x ν + x ν (2) ( (2) x) = x ( x) = x Hin- und Rücktransformation (positive Zahl negative Zahl) sind identisch. ie 2-Komplementdarstellung für negative ganze Zahlen wird in der omputertechnik am häufigsten angewendet. RA Rechnerarchitektur 45/ 69

47 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung Zahlenkreis für 4-Bit-Zahlen in 2-Komplement-arstellung - 2 n 1 2 n a n 1 - Vorzeichen A = 2 n 1 a n 1 + n 2 2 i a i i=0 RA Rechnerarchitektur 46/ 69

48 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 2-Komplement-arstellung (3) Addition und Subtraktion ie arstellung negativer ualzahlen erfolgt durch das 2-Komplement. ie Konvertierung positiver ualzahlen in negative und umgekehrt erfolgt am einfachsten durch bitweise Negation der ualzahl und anschließender nkrementierung (1-Addition). Negative Zahlen sind durch die 1 im MSB gekennzeichnet. ie Subtraktion entspricht einer Addition mit einer negativen Zahl. a b = a + ( b) ie Addition wird analog zur Addition vorzeichenloser ganzer Zahlen durchgeführt (bitweise modulo-2 Addition mit Übertrag). Ein Überlauf (Wertebereichsüberschreitung) liegt vor, wenn beim höchstwertigsten Bit (MSB) der einlaufende und der auslaufende Übertrag unterschiedlich sind. RA Rechnerarchitektur 47/ 69

49 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 2-Komplement-arstellung (3) Beispiele dezimal (n = 2) dual (n = 8) = = = OV = OV - Überlauf (Wertebereichsüberschreitung, overflow) RA Rechnerarchitektur 48/ 69

50 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 2-Komplement-arstellung (4) Beispiele dezimal (n = 2) dual (n = 8) = OV = = = OV - Überlauf (Wertebereichsüberschreitung, overflow) RA Rechnerarchitektur 49/ 69

51 e = 4.4 Vorzeichenbehaftere ganze Zahlen 4 nformationsverarbeitung 2-Komplement-arstellung (5) Multiplikation und ivision (Rückführung auf Vorzeichen-Wert-arstellung) 1. Überführung der 2-Komplement-arstellung negativer Zahlen in die Vorzeichen-Wert-arstellung. 2. Multiplikation bzw. ivision der vorzeichenlosen Beträge analog zu vorzeichenlosen ganzen Zahlen. 3. Gesonderte Bestimmung des Vorzeichens (gleiche Vorzeichen - positives Ergebnis, unterschiedliche Vorzeichen - negatives Ergebnis). 4. Überführung der Vorzeichen-Wert-arstellung negtiver Ergebnisse in die 2-Komplement-arstellung. Booth-Recording: irekte Verarbeitung von Zweierkomplement-arstellungen bei der Multiplikation. RA Rechnerarchitektur 50/ 69

52 e = 4.5 Festkommazahlen 4 nformationsverarbeitung 4.5 Festkommazahlen (fixed-point numbers) Festkommazahlen werden zur arstellung von gebrochenen Zahlen verwendet: ie arstellung analog der Vorzeichen-Wert- oder 2-Komlement-arstellung. ie Anzahl der Nachkommastellen wird vorher fest definiert ( f -fracional part). as Komma steht implizit immer an der selben Stelle (nicht abgespeichert). ie Zahl der Vorkommastellen ergibt sich aus der ifferenz von Gesamtstellenzahl und Nachkommastellenzahl (Vorzeichen im MSB). n-stellige Festkommazahl mit m Nachkommastellen: z = d, f d n 1 d n 2...d n m f m 1 f m 2... f 0 kleinste Zahl für z > 0: 2 m größte Zahl für z : (2 n 1 1) 2 m Anwendung: Real-Arithmetik RA Rechnerarchitektur 51/ 69

53 e = 4.5 Festkommazahlen 4 nformationsverarbeitung Konvertierung von Festkommazahlen (1) Beispiel: Konvertierung einer Hexadezimalzahl X 16 = A45,8F (2 hexadezimale Nachkommastellen) in die wertgleiche ezimalzahl X 10 X 16 = A 4 5, 8 F 16 X 10 = A F X X 10 = 2629, RA Rechnerarchitektur 52/ 69

54 e = 4.5 Festkommazahlen 4 nformationsverarbeitung Konvertierung von Festkommazahlen (2) Beispiel: Konvertierung einer ezimalzahl X 10 = 2629,5586 (4 dezimale Nachkommastellen) in die wertgleiche Hexadezimalzahl X 16 X 10 = 2629, = 0 Rest 5 Rest 4 Rest 10 8,9376 = 0, ,0016 = 0, ,0256 = 0, X 16 = A 4 5, 8 F RA Rechnerarchitektur 53/ 69

55 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung 4.6 Gleitkommazahlen (floating-point numbers) Halblogarithmische arstellung gebrochener Zahlen durch Mantisse und Exponent: V - Vorzeichen der Mantisse M - Mantisse (Signifikant S) E - Exponent (harakteristik) z = M 2 E Vorteil: wesentlich größerer Wertebereich und flexibler Nachkommabereich Nachteil: geringere relative Genauigkeit Standard: ANS/EEE 754 von 1985 (nstitutes for Electrical and Electronic Engineers) Anwendung: Real-Arithmetik RA Rechnerarchitektur 54/ 69

56 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung atenformate für Gleitkommazahlen 32-Bit Format (single) v 8 Bit e 23 Bit f 0 v-vorzeichen e-biased exponent f -fractional part 64-Bit Format (double) v 11 Bit e 52 Bit f 80-Bit Format (double-extended) v 15 Bit e 64 Bit 1. f RA Rechnerarchitektur 55/ 69

57 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Mantissendarstellung (1) arstellung der Mantisse M als Festkommazahl (vorzeichenbehaftete gebrochene Zahl in Vorzeichen-Wert-arstellung) mit Vorzeichen im MSB. normalisierte Form: ie führende 1 und das Komma werden nicht explizit gespeichert, sondern nur der gebrochene Anteil f (fractional part), (Ausnahme: double-extendet). Vor der Verarbeitung ist die 1 zu ergänzen (entpacken). as Komma steht immer rechts neben der 1. M = ( 1) v 1, f denormalisierte Form: ie führende 1 wird durch 0 ersetzt. ient zur arstellung sehr kleiner Zahlen (Kennzeichnung im Exponenten) oder zur Exponentenanpassung bei Berechnungen. geringere Genauigkeit als normalisierte arstellung. M = ( 1) v 0, f RA Rechnerarchitektur 56/ 69

58 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Mantissendarstellung (2) Wertebereich: 1,0 M < 2,0 mit 0,0 f < 1,0 Genauigkeit der Mantisse (binär - dezimal): atenformat Binärstellen max. rel. Genauigkeit ezimalstellen single = 5, double , double-extended = 5, RA Rechnerarchitektur 57/ 69

59 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Exponentendarstellung arstellung des Exponenten E als vorzeichenbehaftete ganze Zahl in Basiswert-arstellung) mit dem Basiswert B e. E = e B e bzw. e = E + B e Wertebereich (ohne Ausnahmesituationen): atenformat b e B e Wertebereich single E 127 double E 1023 double-extended E (b e - Binärstellen (Exponent), B e - Basiswert (biased)) RA Rechnerarchitektur 58/ 69

60 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Ausnahmesituationen der Gleitkommadarstellung (1) Größter (e = 2 b e 1) und kleinster (e = 0) Exponentenwert sind für Ausnahmesituationen reserviert ( 4 arstellungsvarianten): nterpretation V e f Zahlendarstellung Null v 0 0 ( 1) v 0 1. denormalisiert v 0 0 ( 1) v 0, f 2 (1 B e) 2. normalisiert v 0 < e < 2 b e 1 0 ( 1) v 1, f 2 (e B e) 3. Unendlich v 2 b e 1 0 ( 1) v 4. Not-a-Number v 2 b e 1 0 NaN zwei verschiedene arstellungen der Null (+0 und 0). die arstellung der Null erfolgt als denormalisierte Zahl. denormalisierte Zahlen werden mit e interpretiert. Bereichsüberschreitungen sind nicht möglich. Sonderdarstellungen für Unendlich, ( und + ). RA Rechnerarchitektur 59/ 69

61 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Ausnahmesituationen der Gleitkommadarstellung (2) Beispiele (single): v e f Zahlenwert nterpretation pos. Null neg. Null , denormalisiert , denormalisiert , normalisiert , normalisiert , normalisiert , normalisiert pos. unendlich neg. unendlich NaN Not-a-Number RA Rechnerarchitektur 60/ 69

62 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Addition und Subtraktion von Gleitkommazahlen (1) z 1 = M 1 2 E 1 = ( 1) v 1 1, f 1 2 (e 1 B e ) z 2 = M 2 2 E 2 = ( 1) v 2 1, f 2 2 (e 2 B e ) z 1 + z 2 = ( M 1 + M 2 2 (E 1 E 2 ) ) 2 E 1 = ( ( 1) v 1 1, f 1 + ( 1) v 2 1, f 2 2 (e 1 e 2 ) ) 2 (e 1 B e ) Bei ungleichen Exponenten e 1,e 2 muß die Zahl mit dem kleineren Exponenten denormalisiert werden (Erhöhung des Exponenten bei gleichzeitiger Rechtsverschiebung des Signifikanten). RA Rechnerarchitektur 61/ 69

63 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Addition und Subtraktion von Gleitkommazahlen (2) Algorithmus für vorzeichenbehaftete Addition z s = z 1 + z 2 : z s = ( M 1 + M 2 2 ) (e 1 e 2 ) 2 E 1 1. Wenn e 1 < e 2, dann vertausche z 1 und z Verschiebe M 2 um e 1 e 2 Stellen nach rechts. 3. Addiere bzw. Subtrahiere M 1 und M 2 analog zu vorzeichenbehafteten ganzen Zahlen (Zweierkomplement). Bei negativem Ergebnis Konvertierung in die Vorzeichen-Wert-arstellung. 4. Normalisierung und Rundung des Ergebnisses. RA Rechnerarchitektur 62/ 69

64 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Addition und Subtraktion von Gleitkommazahlen (3) Beispiel (single): ( 0 - Zusatzstelle wegen 2-Komplement Rechnung) z v e s Bemerkung ez. z , normalisiert 4,0 z , normalisiert 1,5 z , denormalisiert 1,5 z 1 + z , normalisiert 5,5 z , denormalisiert 1, Komplement z 1 z , denormalisiert 2,5 z 1 z , normalisiert 2,5 RA Rechnerarchitektur 63/ 69

65 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Multiplikation und ivision von Gleitkommazahlen (1) z 1 = M 1 2 E 1 = ( 1) v 1 1, f 1 2 (e 1 B e ) z 2 = M 2 2 E 2 = ( 1) v 2 1, f 2 2 (e 2 B e ) z 1 z 2 = M 1 M 2 2 (E 1+E 2 ) = ( 1) v 1 ( 1) v 2 1, f 1 1, f 2 2 ((e 1+e 2 B e ) B e ) z 1 z 2 = M 1 M 2 2 (E 1 E 2 ) = ( 1)v 1 ( 1) v 2 1, f 1 1, f 2 2 ((e 1 e 2 +B e ) B e ) RA Rechnerarchitektur 64/ 69

66 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Multiplikation und ivision von Gleitkommazahlen (2) Algorithmus für z p = z 1 z 2 bzw. z 1 z2 : z p = M 1 M 2 2 ((e 1+e 2 B e ) B e ) bzw. z p = M 1 /M 2 2 ((e 1 e 2 +B e ) B e ) 1. Bestimmung des Vorzeichens(v 1 v 2 negativ, v 1 = v 2 positiv). 2. Multiplikation bzw. ivision von M 1 und M 2 analog zu ganzen Zahlen. 3. Addition von e 1 und e 2 und Subtraktion von B e bzw. Subtraktion von e 1 und e 2 und Addition von B e analog zu vorzeichenbehafteten ganzen Zahlen. 4. Normalisierung und Rundung des Ergebnisses. RA Rechnerarchitektur 65/ 69

67 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Multiplikation und ivision von Gleitkommazahlen (3) Beispiel (single): z v e s Bemerkung ez. z , normalisiert 4,0 z , normalisiert 1,5 z 1 z , normalisiert 6,0 z 2 z , normalisiert 0,375 RA Rechnerarchitektur 66/ 69

68 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Rundung von Gleitkommazahlen (1) er EEE Standard fordert: as Ergebnis einer arithmetischen Operation soll das selbe sein, als würde exakt gerechnet und anschließend gerundet (Runden zum nächsten Wert, die Hälfte auf den geraden Wert (round-to-even)). Verschiedene Rundungsmodi: nach 0, nach + oder, zum nächsten Wert, bei 0, 5 auf den geraden Wert (round-to-even) Relevante Bitstellen für die Rundung (auf q Stellen, vom MSB gezählt): guard Bit g - Bitstelle auf die gerundet wird (q Stelle vom MSB), round Bit r - Rundungsbit (q+1 Stelle vom MSB), sticky Bit s - Zusatzstellen (q+2, q+3,... Stellen vom MSB bis zum LSB) RA Rechnerarchitektur 67/ 69

69 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Rundung von Gleitkommazahlen (2) Beispiel (Rundung von n = 8-Bit Zahlen auf q = 4 Stellen): Nr. n-bit Zahl gerundet 1 1, , , , , , , , , , 0 0 g r s Ausschlaggebend für die Rundung ist, ob in den s-bits (restlichen Stellen) überhaupt eine 1 steht, nicht die Anzahl. Für eine genaue Rundung sind mehrere s-bits erforderlich (z.b. s = 3). RA Rechnerarchitektur 68/ 69

70 e = 4.6 Gleitkommazahlen 4 nformationsverarbeitung Probleme beim Rechnen mit Gleitkommazahlen Berechnungen mit denormalisierten Zahlen (e = 0) (Ungenauigkeit), Überlauf (Wertebereichsüberschreitung), Unterlauf (begrenzte arstellung betragsmässig kleiner Werte), Rundung. Assoziativ- und istributivgesetze gelten nur eingeschränkt: Ursachen für die ifferenzen sind die endliche Stellenzahl zur Zahlendarstellung und die Rundung der Ergebnisse. a + (b + c) (a + b) + c a (b c) (a b) c (a + b) c (a c) + (b c) RA Rechnerarchitektur 69/ 69