Vorlesung Rechnerstrukturen Winter 2002/03. 3b. Endliche Automaten. Modellierung und Realisierung von Steuerungen



Ähnliche Dokumente
Rechnerstrukturen. 3. Elementare Bausteine. Inhalt. Vorlesung Rechnerstrukturen. Latches und Register. Decoder. Multiplexer.

Digital Design 4 Schaltwerke

Rechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik

Logik mit Gedächtnis : Sequentielle Logik

GTI ÜBUNG 11. Schaltwerk, Automaten, Schieberegister FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1

Anmerkungen zu den Aufgabenstellungen, Lösungen und Bewertungen. Beachten Sie also bei Ihrer Lösung unbedingt

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Teil IV. Schaltwerke

Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3

Logik mit Gedächtnis : Sequentielle Logik

C. Sequentielle Logik

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15

Rechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik

Rechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik

Rechnerstrukturen WS 2012/13

12. Tutorium Digitaltechnik und Entwurfsverfahren

DuE-Tutorien 17 und 18

Computertechnik Schaltwerke, Sequentielle Schaltungen Register. Register. Dr. Wolfgang Koch

1 Entwurf und Verhalten einfacher, synchroner Automaten

Outline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt

Grundlagen der Technischen Informatik. 13. Übung

Ergänzen Sie die Werte für y in dem unten angegebenen Ausschnitt der Schaltbelegungstabelle. Falsche Antworten führen zu Punktabzug.

Digitaltechnik II SS 2007

Johann Wolfgang Goethe-Universität

Grundbegriffe der Informatik

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

Handelt es sich um ein taktzustands- oder taktflankengesteuertes D-Flipflop?

Teil 1: Logik 1e: Zustandsautomaten

2.6 Verdeutlichung verwendeter Begriffe

Digitaltechnik Grundlagen 8. Register

Einführung in die Informatik

GTI ÜBUNG 11 SCHALTWERK, AUTOMATEN, SCHIEBEREGISTER

Aufbau und Funktionsweise eines Computers - II

15 Einführung in den Entwurf von Zustandsautomaten

GTI Bonus VHDL - EXTRA

VU Grundlagen digitaler Systeme

Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 15/16

Endliche Automaten. Im Hauptseminar Neuronale Netze LMU München, WS 2016/17

Handout zum Vortrag: Einfache integrierte digitale Schaltungen von Andreas Bock

Synthese und Analyse Digitaler Schaltungen

In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.

Rechnerorganisation I Zusammenfassung

2 Von der Aufgabenbeschreibung zum Zustandsdiagramm

Grundlagen der Technischen Informatik

Sequentielle Schaltungen 37 SS 96. Steuerpfad

Grundbegriffe der Informatik

Grundbegriffe der Informatik Tutorium 11

Rechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik

17 Zähler. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 17-1

Grundlagen der Rechnerarchitektur

Endliche Automaten 1 WS 00/01. Steuerautomaten

Sequenzielle Schaltungen (1)

7.0 Endliche Zustandsautomaten und Steuerwerke

D.42 D Synchroner Zähler. 6.3 Synchroner Zähler (2) 6.3 Synchroner Zähler (4) 6.3 Synchroner Zähler (3) Einsatz von JK-Flip-Flops

DuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 11 AM

Kapitel 4 Schaltungen mit Delays (Schaltwerke) Literatur: Oberschelp/Vossen, Kapitel 4. Kapitel 4: Schaltungen mit Delays Seite 1

Teil 1: Digitale Logik

GTI ÜBUNG 11 AUTOMATEN

Grundlagen der Informationsverarbeitung:

Rechnerstrukturen, Teil 1

Praktikum Grundlagen der Elektronik

das Ausgabealphabet [Fehler im Skript korrigiert (Schiffmann256)] -Z=z 1

Bericht Übung 5.5 Ampelsteuerung und Steuerung einer 7-Segment-Anzeige Teilnehmer: Natalia Springer, Tong Cha Datum:

Minimierung nach Quine Mc Cluskey

Rechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik

Klausur "Informatik I" vom Teil "Rechnerstrukturen"

Grundbegriffe der Informatik

Klausur zur Vorlesung. Grundlagen der Technischen Informatik (GTI) und. Grundlagen der Rechnerarchitektur (GRA)

Beispiele sequentieller Schaltungen

Teil 1: Logik 1e: Zustandsautomaten

Speichern von Zuständen

Eingebettete Systeme

5.4 Endliche Automaten

Grundlagen der Digitaltechnik GD. Aufgaben

zugehöriger Text bei Oberschelp/Vossen:

- Zustandsvariable z i werden durch binäre Speicherelemente Flipflops FF realisiert, die entweder 1 gesetzt oder auf 0 rückgesetzt werden

Grundbegriffe der Informatik Tutorium 10

Carry Lookahead Adder

Synthese digitaler Schaltungen Aufgabensammlung

Grundlagen der Technischen Informatik

3.1 Schaltwerke als Reihenschaltung von Flipflops

6 Schaltwerke und endliche Automaten

DuE-Tutorien 16 und 17

Klausur zur Vorlesung

Minimierung nach Quine Mc Cluskey Ermitteln der Primtermtabelle

Endliche Automaten. Endliche Automaten J. Blömer 1/23

Lösungsvorschlag 2. Übung Technische Grundlagen der Informatik II Sommersemester 2009

Name: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.

Grundstruktur von Schaltwerken

Multiplizierer. Beispiel komplexer arithmetischer Schaltung. Langsamer als Addition, braucht mehr Platz. Sequentielle Multiplikation

Name: DT2 Klausur Bitte achten Sie auf eine saubere Form. Nicht leserliches kann nicht bewertet werden.

Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt

Diskrete Ereignissysteme. Spezielle Netzstrukturen- Übersicht. Beispiele zu speziellen Netzstrukturen. Petri-Netze und Zustandsautomaten

C. Sequentielle Logik

Versuchsreihe 7. Registerfile. Registerfile + Programmzähler. HaPra Versuchsreihe 7 - Registerfile + Programmzähler. 32 Register à 32 Bit

Hardwarearchitekturen und Rechensysteme

Digitaltechnik Grundlagen 9. Zählschaltungen

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Transkript:

Rechnerstrukturen 3b. Endliche Automaten Ziele Modellierung und Realisierung von Steuerungen Beispiele Autoelektronik: ABS-System Consumer: Kamera, Waschmaschine, CD-Player, Steuerung technischer Anlagen Ausgaben Steuerung (Steuerwerk) Aktuatoren Sensoren Eingaben 3b.2 (c) Peter Sturm, Universität Trier 1

Zustandsautomaten Endliche Automaten FSM = ( Θ, 0, f, E, A) f: Θ E Θ A (, a) = f (, e) Endliche Zustandsmenge Θ Ausgezeichneter Anfangszustand 0 Übergangsfunktion f Eingabealphabet E Ausgabealphabet A 3b.3 Zustandsdiagramme Graph Knoten: Zustände Kanten: Eingaben und Zustandsübergänge Ausgaben? Beispiel: Aufzugsteuerung Eingaben Ausgaben Zustände Ziel: Komfortsteuerung? 3b.4 (c) Peter Sturm, Universität Trier 2

Aufzugsteuerung 3b.5 Automaten Umsetzung von Zustandsdiagrammen Zustand: Bitvektor (Register) Übergangsfunktion: Schaltnetz Zwei Varianten bzgl. Ausgabe Moore-Automaten Mealy-Automaten Eingaben Übergangsfunktion Zustand 3b.6 (c) Peter Sturm, Universität Trier 3

Moore- und Mealy-Automaten e f g a e f a Moore Mealy FSM = ( Θ, 0, f, g, E, A) FSM = ( Θ, 0, f, E, A) f: Θ E Θ, = f (, e) f: Θ E Θ A g: Θ A, a = g( ) (, a) = f (, e) 3b.7 Moore-Automaten Synchrone Ausgabe Ausgaben werden nur durch den Zustand bestimmt Ausgaben im Zustandsdiagramm neben den Zuständen e a e f g a 3b.8 (c) Peter Sturm, Universität Trier 4

Mealy-Automaten Asynchrone Ausgabe Ausgaben werden durch Zustand und Eingaben bestimmt Ausgaben im Zustandsdiagramm neben den Zustandsübergängen Benötigt häufig weniger Zustände als Moore-Automat Warum? e/a e /a e f a 3b.9 Synchrone Mealy-Automaten Vorteil Weniger Zustände im Vergleich zu Moore-Automaten Nachteil Asynchrone Ausgaben Lösung Taktung der Ausgabe e f Register a 3b.10 (c) Peter Sturm, Universität Trier 5

Übergangsfunktion Beschreibung durch Wahrheitstabelle Mealy ( a, ) = f ( e, ) Moore a = = f ( e, g ( ) ) Zustände minimieren Hilfsautomaten Systematisch Flip-Flop-Typ wählen Ansteuerungsfunktionen bestimmen und minimieren 3b.11 Paritätsprüfung Eingabe: Sequentieller Datenstrom Ausgabe: EVEN-Parity Daten Stop Start Stop Parity Start Daten 3b.12 (c) Peter Sturm, Universität Trier 6

Zustandsdiagramm: Moore 3b.13 Übergangsfunktion 3b.14 (c) Peter Sturm, Universität Trier 7

Ansteuerung D-Flip-Flop 3b.15 Ansteuerung JK-Flip-Flop 3b.16 (c) Peter Sturm, Universität Trier 8

Projekt TVMUL: Iterative 8-Bit Multiplikation Sequentielle Berechnung der partiellen Summen Steuerung der Abläufe Steuerwerk Geringer Hardwareaufwand Höherer Zeitbedarf Bausteinvorrat: 1 8-Bit Register 1 8-Bit Schieberegister (parallel Ein- und Ausgabe) 1 16-Bit Schieberegister (parallel Ein- und Ausgabe) 1 8-Bit Addierer 1 Flip-Flop 1 1-Bit Halbaddierer 3b.17 TVMUL: Steuerwerk Übergeordnete Steuerung Start (Eingang) Argumente A und B liegen an Multiplikation beginnen Ready (Ausgang) Resultat M verfügbar CLK (Eingang) Grundtakt Taktversorgung Eigener Takt (intern) Ein Grundtakt Kleinster betrachteter Schritt Kürzere Schritte nicht nutzbar Mehrere Grundtakte Komplizierte Versorgung CLK Start Ready Shift Right 1 Load 1 LSB Load 2 MUX Load 3 Shift Right 2 Clear Load 4 Beschreibungs- und Realisierungstechniken? 3b.21 (c) Peter Sturm, Universität Trier 9

TVMUL: Moore-Zustandsdiagramm? 3b.22 TVMUL: Mealy-Zustandsdiagramm? 3b.24 (c) Peter Sturm, Universität Trier 10

Minimierung der Zustandsanzahl 3b.26 TVMUL: Minimierung der WAIT-Zustände? 3b.27 (c) Peter Sturm, Universität Trier 11

TVMUL: Zusammenfassung der Iterationszustände? 3b.29 Zähler Zustandsautomaten ohne zusätzliche Eingänge Binärzähler (modulo k) Excess-3-Code Cray-Code Optional asynchrones Reset Dn Zähler D1 D0 3b.31 (c) Peter Sturm, Universität Trier 12

Weihnachtsaufgabe Elektronischer Würfel Zähler Register Decode Würfeln 3b.32 (c) Peter Sturm, Universität Trier 13