Lehr- und Ubungsbuch für Elektrotechniker und Informatiker

Transkript

1 Klaus Fricke I I I Lehr- und Ubungsbuch für Elektrotechniker und Informatiker 5., verbesserte und aktualisierte Auflage Mit 210 Abbildungen und 103 Tabellen Viewegs Fachbücher der Technik vreweg

2 VII 1 Einleitung 1 2 Codierung und Zahlensysteme Codes 3 Dualeode Festkomma-Arithmetik im Dualsystem Ganzzahlige Addition im Dualsystem Addition von Festkommazahlen Einerkomplementdarstellung 6 Zweierkomplementdarstellung.7 Subtraktion in Zweierkomplementdarstellung 8 Bereichsüberschreitung Multiplikation. 9 D lvision Hexadezimalcode 2.5 Oktalcode Graycode. BCD-Code. Alphanumerische Codes... Ubungen ;«:111l1t1l1~~IJJrll Schaltvariable und Schaltfunktion 15 Zweistellige Schaltfunktionen 16 Rechenregeln. Kanonische disjunktive Normalform (KDNF) 21 Kanonische konjunktive Normalform (KKNF) 22 Darstellung von Funktionen mit der KKNF und KDNF 22 Minimieren mit Hilfe der Schaltalgebra 25 Vereinfachte Schreibweise...26 Schaltsymbole ~ Die Die Grundsätzlicher Aufbau der Symbole 26 Abhängigkeitsnotation 27 UND-Abhängigkeit (G) Die ODER-Abhängigkeit (V) Die EXOR-Abhängigkeit (N) Die Verbindungs-Abhängigkeit (Z) Die Übertragungs-Abhängigkeit (X) 29.. Ubungen Verhalten logischer Gatter Positive und negative Logik Definition der Schaltzeiten 33

3 VIII Übertragungskennlinie, Ausgänge Störabstand 34 Offener Kollektor (Open Collector) Tri-State-Ausgang Ubungen 38 5 Schaltungstechnik CMOS Fan-Out Grundschaltungen NAND und NOR Transmission-Gate Tri-State-Ausgang CM0 S-Eigenschaften TTL Belastung der Ausgänge 47 Emitter-Coupled Logic (ECL) 48 Integrierte Inj ektions-logik (1 2 L) 48 Verlustleistung und Schaltverhalten von Transistorschaltern 50 Ubungen 51 Ci 5ic:ltilltll~t~~ :;~ 6.1 Minimierung mit Kamaugh-Veitch-Diagrammen Minimierung der KDNF Minimierung der KKNF Kamaugh-Veitch-Diagramme für 2 bis 6 Eingangsvariablen Unvollständig spezifizierte Funktionen Das Quine-McCluskey-Verfahren 60 Andere Optimierungsziele Umwandlung UND/ODER-Schaltnetz in NAND-Schaltnetz Umwandlung ODERlUND-Schaltnetz in NOR-Schaltnetz 65 Laufzeiteffekte in Schaltnetzen Strukturhazards 66 Funktionshazards Klassifizierung von Hazards Ubungen 69 7 Asynchrone Schaltwerke Prinzipieller Aufbau von Schaltwerken Analyse asynchroner Schaltwerke Systematische Analyse Analyse unter Berücksichtigung der Gatterlaufzeit Speicherglieder RS-Flipflop RS-Flipflop mit Takteingang D-Flipflop Flankengesteuertes D-Flipflop Zweiflankensteuerung JK-Flipflop 88

4 IX T-Flipflop Beispiel Zusammenfassung Flipflops Ubungen 92 8 Synchrone Schaltwerke Synthese von Schaltwerken (Beispiel 1) Aufgabensteilung Aufstellen des Zustandsdiagramms Struktur der Maschinensteuerung Aufstellen der Zustandsfolgetabelle Aufstellen der Ansteuertabelle und der Ausgangstabelle Synthese von Schaltwerken (BeispieI2) Aufgabensteilung Aufstellen des Zustandsdiagramms Aufstellen der Zustandsfolgetabelle Entwicklung eines Schaltnetzes für die Ansteuersignale Vollständige Zustandstabelle Vollständiges Zustandsdiagramm Ampel mit "One-Hot"-Kodierung Zeitverhalten von Schaltwerken Ubungen Multiplexer und Code-Umsetzer Multiplexer Multiplexer-Realisierung von Funktionen 110 Code-Umsetzer Der BCDlDezimal-Code-Umsetzer Demultiplexer Erzeugung von Funktionsbündeln Analoge Multiplexer und Demultiplexer Ubungen Digitale Zähler Asynchrone Zähler Mod-8-Binärzähler Mod-6-Zähler Asynchrone Rückwärtszähler Zeitverhalten asynchroner Zähler Synchrone Zähler Bit-Dualzähler Mod-6-Zähler im Gray-Code Der synchrone 4-Bit Aufwärts/Abwärts-Binärzähler Ubungen

5 x 11 Schieberegister Zeitverhalten von Schieberegistern Schieberegister Rückgekoppelte Schieberegister Moebius-Zähler, Johnson-Zähler Pseudo-Zufallsfolgen Ubungen Arithmetische Bausteine Volladdierer. Serienaddierer Ripple-Carry-Addierer Carry-Look-Ahead Addierer Kaskadierung von Carry-Look-Ahead-Addierern Vergleich der Addierer Arithmetisch-logische-Recheneinheiten (ALU) Beispiele für Operationen Komparatoren Bit-Komparator Kaskadierbare Komparatoren Ubungen Digitale Speicher 159' 13.1 Prinzipieller Aufbau von Speicherbausteinen ROM PROM EPROM EEPROM EAROM NOVRAM Statisches RAM (SRAM) Aufbau eines SRAM Beispiel SRAM Dynamisches RAM (DRAM) Aufbau eines DRAM Beispiel DRAM SDRAM (Synchrones DRAM) DDR-RAM (Double Data Rate DRAM) Eimerkettenspeicher Beispiel eines FIFOs Kaskadierung von Speichern Erweiterung der Wortlänge Erweiterung der Speicherkapazität Volldekodierung Teildekodierung Lineare Dekodierung Ubungen 187

6 XI 14 Programmierbare 14.1 ASIC-Familien Logikbausteine Programmierbare Logik-IC (PLD) PLD-Typen ROM, EPROM, EEPROM PLA PAL GAL Programmierung von PLD-Bausteinen Test Field Programmable Gate Arrays (FPGA) Aufbau eines FPGA Konfigurierbare Logik-Blöcke (CLB) IO-Block Verbindungsleitungen 209 Programmierung eines FPGA 14.9 CPLD Aufbau einer CPLD Logik-Array Blöcke (LAB) IO-Steuerung Größe der CPLD Gate-Arrays Aufbau von Channelled Gate-Arrays Standardzellen-ASIC Vollkundendesign-ASICs Ubungen :5 ~lti][)~ 15.1 Entwurfsverfahren für digitale Schaltungen Die Struktur von VHDL Typen Operatoren Entity Architecture Prozesse Struktureller Entwurf Busse Übungen Mikroprozessoren Prinzip kooperierender Schaltwerke 233 Der Von-Neumann-Rechner Operationswerk Leitwerk Speicher Ein- und Ausgabe Betrieb

7 XII 16.3 Architektur des 68HC Anschlüsse des 68HCll Funktionsabläufe bei der Befehlsausführung CPU-Register Speicher Assembler-Programmierung Adressierungsarten Befehlssatz Konventionen Transfer-Befehle Speicher-Befehle Lade-Befehle Arithmetische Befehle: Negation Arithmetische Befehle: Addition Arithmetische Befehle: Subtraktion Arithmetische Befehle: Inkrement und Dekrement Arithmetische Befehle: Vergleich Logische Operationen Schiebe- und Rotations-Befehle Bitmanipulations-Befehle Absolut adressierter Sprung Relativ adressierter Sprung Bedingte Sprünge Befehle für Unterprogramme 263 Assembleranweisungen 266 Interrupt-Bearbeitung Ubungen 270 ~ ~1l1t211l~ ~jrl A.1 Die Abhängigkeitsnotation...,,..",,, 271 A.2 Befehlssatz des 68Heil 275 Lösungen der Aufgaben 283 Literatur 309 Sachwertregister 313