Digitale Zähler. Versuch 2 im Informationselektronischen Praktikum. Studiengang Elektrotechnik und Informationstechnik

Transkript

1 Fakultät für Elektrotechnik un Informationstechnik Institut für Mikro- un Nanoelektronik Fachgebiet Elektronische Schaltungen un Systeme Digitale Zähler Versuch im Informationselektronischen Praktikum Stuiengang Elektrotechnik un Informationstechnik.Stuienschwerpunkt: Mikro-, Nanoelektronik un Elektrotechnologie (BA) Betreuer: Dipl.-Ing. Thomas Rommel Raum H556, Tel. 69 Praktikumsraum: H 555

2 Inhaltsverzeichnis. VERSUHSZIEL THEORETISHE GRUNDLAGEN ALLGEMEINES SYSTEMATISHER ENTWURF VON ZÄHLERN synchrone Zähler asynchrone Zähler ALLGEMEINE BEDIENUNGSHINWEISE DER GRAFIKEDITOR FEHLERBEHEBUNG AUFGABEN HAUSAUFGABEN VERSUHSDURHFÜHRUNG synchroner Binärzähler (Aufgabe.ic3) asynchroner Binärzähler (Aufgabe.ic3) Vor/Rückwärtszähler (Aufgabe3.ic3) synchroner Vorwärtsezimalzähler (Aufgabe4.ic3) Übertragsbilung (Aufgabe5.ic3) LITERATUR... 3 Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel.

3 . Versuchsziel Kennenlernen er Schaltungstechnik un er Wirkungsweise von igitalen Zählern, er verschieenen Zählertypen un es systematischen Entwurfs von synchronen un asynchronen Zählern un Teilern.. Theoretische Grunlagen.. Allgemeines Die hier argestellten Grunlagen sin in sehr knapper Form argestellt. Ausführlichere Erläuterungen zu iesen Themen sin im Lehrbuch Synthese un Analyse igitaler Schaltungen von Prof. Dr. Scarbata [] nachzuschlagen. Zähler sin igitale Schaltungen, ie jeen über ihre Eingänge einlaufenen Impuls zu em bereits im Zähler vorhanenen Zählerstan hinzuaieren (Vorwärtszähler) bzw. von ihm subtrahieren (Rückwärtszähler), as Ergebnis speichern un in einem vereinbarten oe zur Verfügung stellen. Dabei besteht ein eineutiger Zusammenhang zwischen er Anzahl er Zählimpulse un em Zählerstan, solange ie Zählkapazität nicht überschritten wir. Wir ie Zählkapazität m überschritten, so beginnt er Zähler im allgemeinen einen neuen Zählzyklus. Synchrone Zähler sin urch en Anschluß es Zähltaktes an alle Flipflops gekennzeichnet. Bei asynchron arbeitenen Zählern wir an as erste Flipflop er Systemtakt angelegt, ie Taktsignale er aneren Flipflops weren nach Möglichkeit von en Ausgängen er aneren Zählerstufen abgeleitet. Dabei entsteht ein Teilerverhältnis von f aus f ein = m n wobei n ie Anzahl er einzelnen Eingangsimpulse beschreibt. Ein igitaler Zähler wir aus sequentiellen Elementen aufgebaut, ie ein Speicherverhalten zeigen. Diese Flipflops können zwei logische Zustäne einnehmen: = bzw. = ( = bzw. = ). Die maximale Anzahl er in Zähler- bzw. Teilerschaltungen zu generierenen Binärwörter µ ist m = n (µ =,...,m-) gleich er maximalen Anzahl er inneren z µ ieser Automaten. Die Darstellung ieser inneren Zustäne z µ erfolgt urch ie Zustansvariable z υ, von enen minestens n = l m, υ = (,...,n-) bzw. n = l m benötigt weren. Weiterhin enthält er Zähler bzw. Teiler eine Kombinatorik K f, welche ie zur Funktion er Zähler un Teiler erforerlichen Ansteuerfunktionen für ie Signaleingänge er Flipflops Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. 3

4 generiert. Sollten externe Signale erforerlich sein, z. B. zum Umschalten er Zählrichtung, weren iese auch von er Kombinatorik K f verarbeitet. In en meisten Fällen sin ie Flipflopausgänge υ un ie Zähler- bzw. Teilerausgänge ientisch. Ist aus schaltungstechnischen Grünen eine Umkoierung ieser Signale für ie Ausgabe erforerlich, muß afür eine zusätzliche Kombinatorik K g vorgesehen weren. D E z Kf z z = D Kg * D n- Zähler lassen sich so entwerfen un aufbauen, aß an ihren Ausgängen ein bestimmter oe beim Zählen entsteht. So sin ie Binärzähler un Dezimalzähler ie am häufigsten anzutreffenen Typen. Daneben gibt es aber auch Zähler, ie nach em Aiken-, Gray- oer 3-Excess- oe arbeiten. Bei Dezimalzählern bezeichnet man ie Eingangsbelegungen für ie Zahlen bis 5 als Pseuotetraen. Je nach en verweneten Flipfloptypen geschieht ie Abfrage er Steuereingänge mit steigener oer mit fallener Flanke. Für en Zähler- bzw. Teilerentwurf geeignet sin einstufige taktflankengetriggerte bzw. stufige taktzustangestriggerte Flipflops (D-, RS-,JK-Typen). Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. 4

5 Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. 5 Zählimpuls Momentanzustan z µ Folgezustan z µ (A) (B) () 3(D) 4(E) 5(F).. Systematischer Entwurf von Zählern Der Entwurf bezieht sich im wesentlichen auf ie Ermittlung er Beschaltung er Signaleingänge entsprechen es gewünschten Zählumfangs, Zählcoes un er Beschaltung als synchroner oer asynchroner Zähler. Im folgenen wir er Entwurf eines synchronen Dezimalzählers vorgestellt. Dabei sin ie Takteingänge aller Flipflops mit em Zähltakt verbunen.... synchrone Zähler. Schritt Aufstellen er Schaltbelegungstafel entsprechen Zählumfang, Zählcoe un Anzahl er benötigten Flipflops. Dabei gilt m max = n (m-zählumfang; n-anzahl er FF). Danach erfolgt ie Festlegung es Flipfloptypes, z. B. ein JK-MS-Flipflop.. Schritt Aufstellen er Schaltbelegungstafel es JK-FF un Ableiten er Folgezustanstafel. Die Schaltbelegungstafel gibt Auskunft über en Momentanzustan, ie Eingangsbelegung an en Steuereingängen un en Folgezustan nach erfolgtem Takt. Die Folgezustanstafel gibt en Zusammenhang zwischen en Flipflopausgängen un un er nötigen Belegung PSEU- DO Zählcoe

6 von J un K wieer. Die Belegung mit (on t care, unbestimmter Zustan) zeigt an, aß ieser Eingang mit oer mit belegt weren kann. In as entsprechene Fel es Karnaugh (K-)Planes wir ebenfalls ein eingetragen. 3. Schritt Mit Hilfe er Folgezustanstafel weren alle Belegungen er Signaleingänge ermittelt un in ie Schaltbelegungstafel eingetragen. Änert sich z. B. ein Ausgang von auf, so ist an ie Stelle für J eine un für K ein einzutragen. 4. Schritt Ermittlung er Schaltfunktionen für ie Signaleingänge mittels Karnaugh-Plan. Jeer Signaleingang wir in einem K-Plan ermittelt. An en Achsen es Karnaugh-Planes für ie Eingangsvariablen stehen emzufolge ie Zählerausgänge. 5. Schritt Die minimierten Schaltfunktionen für ie Signaleingänge müssen für ie engültige Verrahtung in eine Form gebracht weren, ie mit Hilfe von Stanargattern realisierbar wir. 6. Schritt Sollten Zählerstäne existieren, ie nicht im Zählumfang enthalten sin, muß mit Hilfe eines vollstänigen Automatengraphen überprüft weren, ob iese Zustäne in parasitäre Schleifen führen können, wenn sie z. B. zufällig beim Einschalten es Zählers entstehen. Bei asynchronen Zählern ist es wichtig zu ermitteln, ob as entsprechene Flipflop für en vorliegenen Zustansübergang einen Takt erhält. Bei parasitären Schleifen muß er Zähler entweer so entworfen weren, aß in jeem Fall ein Zustansübergang erzeugt wir, oer es muß ein asynchrones RESET (POWER-ON RE- SET) vorgesehen weren. Beispiel: Synchroner Binärzähler (m = 9, ε = , n = 4) ε 3 J 3 K 3 J K J K J K = Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. 6

7 Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. SHALTBELEGUNGSTAFEL DES JK-FF FOLGEZUSTANDSTAFEL J = K = 3 J = K = J = K = J 3 = K 3 = J K J K 3 D 9 8 E F B A

8 Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. 8 Überprüfung, ob zusätzliches Reset notwenig ist. µ 3 µ 3 J 3 K 3 J K J K J K asynchrone Zähler Beispiel: asynchroner Binärzähler (m = 3, ε = 3...9) K = 4, fallene Taktflanke ε 3 J 3 K 3 J K J K J K = = =

9 Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. 9 SHALTBELEGUNGSTAFEL DES JK-FF FOLGEZUSTANDSTABELLE TT TT TT TT3 J = K = 3 J = K = J K J K J = K = J 3 = K 3 =

10 Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. µ 3 µ 3 J 3 K 3 J K J K J K Allgemeine Beienungshinweise Das Praktikum wir auf em Logic ircuit Trainer E3 absolviert. Dabei hanelt es sich um eine kombinierte Har- un Softwarelösung. Die Schaltungen weren mit einem Grafikeitor eingegeben un ann in er Harware emuliert! Durch en Emulator weren nur funktionelle Werte wieergegeben. Zeitliche Emulationen sin aher nicht möglich! Es ist aus iesem Grun erforerlich, aß alle Schaltvorgänge per Han langsam (ca. in Sekunen Abstänen) erfolgen müssen. Die Harware ist vom Praktikumsverantwortlichen bereits vollstänig vorgefertigt. Eine Veränerung er Harware ist nur unter Zustimmung es Verantwortlichen zulässig! Die Praktikumsrechner sin mit em Betriebssystem Winows NT 4. ausgestattet. Login Benutzername: prak_st Kennwort: prak_st Arbeitsverzeichnis: D:\Praktik\Dst\Zähler Nur in iesem Verzeichnis weren Dateien gespeichert!

11 Das Programm für en E 3 wir automatisch gestartet! 3.. Der Grafikeitor In Abb. sehen Sie en Grafikeitor es E3. Die Beienung ist logisch aufgebaut un selbsterklären. Alle fürs Praktikum benötigte Bauelemente sin in er Symbolleiste Registerkarte Digital verfügbar. Durch as Anklicken eines Symbols (z.b. AND-Gatter) wir as entsprechene Bauelement aktiviert un urch einen weiteren Klick, läßt es sich auf er Arbeitsfläche plazieren. Run Taktgenerator Abb : Arbeitsbilschirm Mit em Klick er rechten Maustaste auf einem Symbol lassen sich ie Eigenschaften (Properties) veränern, bzw. as Bauelement spiegeln (reverse) un Löschen (Delete). Verschoben wir es urch Drag un Drop. In Abb. wir ein Dialogfenster für ie Eigenschaften an Han eines OR-Gatters gezeigt. Daurch lassen sich auch OR, NAND, Exclusive OR (Antivalenz) un Exclusive NOR (Äquivalenz) -Gatter realisieren. Die Anzahl er Eingänge ist auf 3 begrenzt. Unter er Registerkarte ustom I s sin auch Gatter mit mehreren Eingängen verfügbar. Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel.

12 Abb. : Properties er Symbole Für ie meisten Aufgaben ist ie externe Beschaltung schon vorgegeben. Beachten Sie ie Anweisungen in en einzelnen Aufgaben bei er Versuchsurchführung! Die Verrahtung erfolgt einfach urch Anklicken un Ziehen er Inputs oer Outputs er Bauelemente. Nur wenn ie Maus ie Form eines Lötkolbens annimmt, läßt sich eine Verrahtung realisieren. Nach fertiger Eingabe kann über ie Taste RUN ie Schaltung in er Harware emuliert weren. 3.. Fehlerbehebung Klicken Sie bei Auftreten er Fehlermelung Daten Overrun ie Fehlermelung weg un starten Sie RUN neu! Bei allen aneren Fehlermelungen wenen Sie sich bitte an Ihren Betreuer! 4. Aufgaben 4.. Hausaufgaben Nennen Sie Beispiele für en Einsatz von igitalen Zählern! Wie arbeiten ie Flipflop-Typen RS-FF, T-FF, D-FF un JK-FF! Was ist ein Master-Slave-FF? Welche FF-Typen eignen sich zum Aufbau von Zählern? Diskutieren Sie ie Vor- un Nachteile asynchroner un synchroner igitaler Zähler! Wie groß ist ie maximale Zählkapazität eines aus k=5 Flipflops aufgebauten Zählers? Welche Möglichkeiten er Einschränkung es Zählbereiches sin Ihnen bekannt? Machen Sie sich mit em Problem er Übertragsbilung vertraut! 4.. Versuchsurchführung Allgemeine Hinweise: Zu jeer Aufgabe gibt es ein File (Aufgaben.ic3 ; n = Aufgabennummer), inem eine gewisse Vorverrahtung bereits implementiert ist. Öffnen Sie iese Datei un speichern Sie sie nach Eingabe ihrer Schaltungen un Überprüfung im E3 unter em gleichen Namen wieer ab! Nutzen Sie ie bereits implementierten E3 Elemente un en Taktgenerator! 4... synchroner Binärzähler (Aufgabe.ic3) Entwerfen ie einen synchronen Binärzähler (m=6) von bis 5 mit (JK-FF) in minimierter Form! un überprüfen Sie ihn im E3! Überprüfen Sie, ob ein zusätzliches RESET erforerlich ist! Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel.

13 4... asynchroner Binärzähler (Aufgabe.ic3) Entwerfen Sie einen asynchronen Binärzähler (m=) von bis 9 mit Hilfe von JK-FF in minimierter Form un überprüfen Sie ihn mit em E3! Welche Rolle spielt es, ob ie FF mit positiver oer negativer Taktflanken getriggert sin? Überprüfen Sie, ob ein zusätzliches RESET erforerlich ist! Vor/Rückwärtszähler (Aufgabe3.ic3) Entwerfen Sie einen Vor/Rückwärtszähler (m=8) von bis mit einem Signal (U/D) zur Umschaltung er Zählrichtung un überprüfen Sie ie Schaltung im E3! Überprüfen Sie, ob ein zusätzliches RESET erforerlich ist! synchroner Vorwärtsezimalzähler (Aufgabe4.ic3) Entwerfen Sie einen synchronen Vorwärtsezimalzähler un überprüfen Sie ie Schaltung mit em E3! Übertragsbilung (Aufgabe5.ic3) Erstellen Sie einen Dezimalzähler von -99 unter Verwenung von zwei Zählekaen (Baustein 463 unter er Registerkarte ustoms-i) un überprüfen Sie ie Schaltung im E3! Beachten Sie, ass ie Enable Eingänge highaktiv un lear bzw. Loa lowaktiv sin! 5. Literatur [] Scarbata, Ger Symthese un Analyse igitaler Schaltungen, Olenbourg Verlag, 996 Hinweis: Dieses Praktikum wir im Raum H555 urchgeführt! Digitale Zähler un Teiler Verantwortliche Betreuer: Dipl.-Ing. Th. Rommel, Tel. 3