Rechnerarchitekturen und Betriebssysteme (CS201): 2er Komplement, CPU, µproc Bus, Memory, Wortbreite
|
|
|
- Tobias Fromm
- vor 7 Jahren
- Abrufe
Transkript
1 Rechnerarchitekturen und Betriebssysteme (CS201): 2er Komplement, CPU, µproc Bus, Memory, Wortbreite 19. September 2014 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Wiederholung / Diskussion 1. Was ist das Hauptmerkmal der von Neumann-Architektur? 2. Wie kann mit NOR-Gattern ein AND implementiert werden? c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 2/46
2 Uebersicht Darstellung von Zahlen (Hardware, Kodierung im 2er-Komplement) Aufbau einer CPU, Arbeitsschritte µ-prozessoren Bus-Systeme Speicher (-implementierung) und (Bus-) Wortbreite Integers im Speicher: Big-/Little-Endian c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 3/46 Zwei Darstellung von Ganzzahlen mit Vorzeichen Vorzeichen + Magnitude Zusatzbit, um Vorzeichen zu kodieren (0)101 [= 5] 1101 [= -5] 1-er Komplement Vorzeichenwechsel durch Invertierung aller Bits (0)101 [= 5] 1010 [= -5] Nachteil: zwei unterschiedliche Darstellungen der Null benötigt zusätzliche Gatter c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 4/46
3 Negativzahlen: 2er-Komplement 2er-Komplement Subtrahiere die entspr. positive Zahl N von 2 n (0)101 [= 5] 1011 (16 dec - 5 dec ) [= -5] Sieht kompliziert und unnatürlich aus, ist aber effizient! Eigenschaft: höchstwertiges Bit ist 1 falls Zahl negativ Andere Art, das 2er-Komplement zu berechnen: invertiere jedes Bit addiere 1 c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 5/46 Addition mit dem 2er-Komplement Direkte Addition ohne Spezialbehandlung des Vorzeichens. Beispiele: c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 6/46
4 Subtraktion mit dem 2er-Komplement Subtraktionsregel: Um eine Zahl (Subtrahend) von einer anderen (Minuend) abzuziehen, addiere man das 2er-Komplement des Subtrahenden zum Minuend. Beispiele: c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 7/46 32-bit ALU für Subtraktion mit dem 2er-Komplement Einsatz von bininvert and carry input (siehe Folie??) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 8/46
5 2er-Komplement und Ueberlauf (Overflow) Ein Problem der Addition und Subtraktion mit 2er-Komplement: 0101 [= 5] [= 4] 1001 [= -7] falsch 1001 [= -7] [= -6] 0011 [= -5] falsch Grund: die Resultate (+9 und -13) passen nicht mehr in die Maske von 3 Bits (1 Bit für das Vorzeichen) Ueberlauf-Bedingung c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 9/46 2er-Komplement und Ueberlauf (Forts) Die ALU kann bei Ueberlauf nicht viel machen: Flag (Bit im Zustandsvektor der CPU) setzen, den Programmierer diesen Wert prüfen lassen. D.h., die Programmiererin muss das Overflow -Bit nach jeder Addition und Subtraktion abfragen und entspr. Massnahmen ergreifen. Einige Programmiersprachen ignorieren Ueberlauf (z.b. C). c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 10/46
6 Multiplikation Mehrere Problembereiche: Das Produkt von zwei 32-Bit-Worten ist 64 Bits lange! Spezialbehandlung bei Produkt zweier Zahlen im 2er-Komplement. Im folgenden Beispiel: Multiplikation ohne 2er-Komplement. c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 11/46 Multiplikations-Hardware Bemerkung zur Implementierung: Multiplikation erfolgt ausserhalb der ALU! Hardware-Schleife. c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 12/46
7 Multiplikation and Division Multiplikation und Division sind zeitraubend. Es existieren schnellere Verfahren als Bit-für-Bit-Operation, die zudem auch mit dem 2er-Komplement arbeiten können. Für Interessierte: siehe Booth s Algorithmus Division hat das gleiche Problem. Konsultiere das jeweilige Datenblatt des Prozessors. Laufzeit hängt vom Wert der Operanden ab (z.b. Multiplikat. mit Null) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 13/46 Floating Point Gleiche Diskussion wie bei Integer-Werten: Darstellung Vorzeichen, Mantisse, Exponent z.b. IEEE 754-Norm (1985) in 32 oder 64 bits (float, double) NaN (not-a-number) Implementierungsfrage: als Programm (mit Integer) in Hardware (Co-Prozessor) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 14/46
8 Die CPU (Central Processing Unit) - hier nur 1 Bus c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 15/46 CPU-interne Register (statischer Speicher) Zur vorangehenden Folie: IR instruction register Y, Z, TEMP temporary operand/result registers MAR memory address register MDR memory data register PC R 0 - R n 1 F (nicht dargst.) program counter user programmable registers flags register inside control unit c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 16/46
9 Arbeitsschritt einer CPU: Speicherzugriff Mehrere Microschritte sind nötig, um einen CPU-Befehl abzuarbeiten. Beispiel: Holen eines Datenworts aus dem Speicher (sei Speicheradresse in R1 abgelegt, Zielregister sei R2) 1. MAR [R1] (lege Adresse ins MAR-Register) 2. Starte Lese-Prozess (d.h. setze MAR-Inhalt auf externe Signalleitungen) 3. Warte, bis Leseoperation fertig (Signal vom ext Speicher) 4. R2 [MDR] (transferiere Inhalt von MDR nach R2) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 17/46 Arbeitsschritt einer CPU: Arithm. und log. Operation Beispiel: Zwei Register addieren (Operanden seien in R1 and R2, Result soll nach R3) 1. Y [R1] (Wert im Register R1 zur ALU kopieren) 2. lege [R2] auf den CPU-Bus, wähle add-operation aus (und warte) 3. R3 [Z] (Transfer des Resulats nach R3) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 18/46
10 Arbeitsschritt einer CPU: Ganzer Instruktionszyklus Die CPU arbeitet folgende Schritte ab: 1. Hole nächste Instruktion (mittels PC) 2. Hole die Operanden (in Abhängigkeit der Instruktion) 3. Führe die Operation durch 4. Speichere das Resultat 5. Berichtige PC (falls nicht schon Teil der Operation) Die Kontrolleinheit dirigiert diesen Ablauf. c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 19/46 Festverdrahtete Control Unit c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 20/46
11 Festverdahtete Kontrolleinheit vs Micro-Programmierung Vorher: Status der Kontrollleitungen wird ausgelesen. Neu: programmierbare Kontrolleinheit, Mini-Programm! Jede CPU-Instruktion wird durch eine Mikro-Routine abgearbeitet. Bemerkung: Benutzer können normalerweise die Kontrolleinheit nicht programmieren wird in der Fabrik festgelegt. Bemerkung 2: Intel erlaubt micro-programming, siehe Intel Updater in Linux c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 21/46 Arbeitsweise einer mikroprogrammierb. Kontrolleinheit c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 22/46
12 Microprocessor vs. Microcontroller (Def.) Vor 1971 waren ALU, Kontrolleinheit und Register durch mehrere (diskrete) elektronische Komponenten realisiert. Mainframes, Minicomputers, Spezialarchitekturen (Vektor-Prozessoren) haben z.t. die ALU immer noch separat Mikro-Prozessor: ALU, Kontrolleinheit, Register und interner Bus auf 1 Chip Mikro-Controller: Ein Mikroprozessor, der auch Hauptspeicher und die Ein-/Ausgabe-Logic auf einem Chip hat (kompletter Computer). c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 23/46 Relevanz von µkontrollern (µc) µc sind billig: 50 Rappen bis 5 Franken pro Chip µc- Marktvolumen: über 10 Milliarden USD pro Jahr! Vergleich: µprozessoren (PC etc): Milliarden USD/a Digital Signal Processors (DSP): 4 Milliarden USD/a Populäre Geräte/Anwendungen: Auto: heute 60 µc und mehr pro Highend-Auto NASA Mars Sojourner Rover (8-bit Intel 80C85) Sonicare Plus Zahnbürste (8-bit Zilog Z8) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 24/46
13 Bus: Schnittstelle zwischen CPU (Chip) und Aussenwelt Adressbus: CPU referenziert/addressiert Speicherinhalt, wo (MAR) Datenbus: Daten in die, oder aus der CPU bringen, was (MDR) Kontrolleitungen: Lese- oder Schreib-Op, wann ist die Adresse gültig, wann sind die Daten gültig wie und wann c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 25/46 Bus = Satz von Signal- und Kontrollleitungen Verschiedene Busse in und ausserhalb des Computers und der CPU In der CPU: Bus für Integer-Werte (Register-ALU-Register) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 26/46
14 Externe Busse ISA = Industrial Standard Architecture (alter IBM/PC) PCI = Peripheral Connect Interface AGP = Accelerated Graphics Port north / south bridge: Bus-Verbindungen c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 27/46 Bus Interfaces, Bridges Grund für die Vielzahl von Bussen: Unterschiedliche Geschwindigkeiten Speicherzugriff ist schneller als Input/Output (IO) Unterschiede in Zugriffs-Verfahren synchro (fester Zeitpunkt, wann Daten gelesen werden können) asynchron (belieb. Verzögerungen, spezielle Signalleitungen) Unterschiede in den elektrischen Eigenschaften Bus auf einer PC-Platine (10-30 cm) SCSI-Bus für externe Geräte (10-100cm) Backplane : externer System-Bus c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 28/46
15 Signalleitungen für Hauptspeicher im Mikrocomputer ATmega128: 4Kx8 EEPROM, 4Kx8 SRAM, 128Kx8 Flash c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 29/46 Memory: Geschichtliches Erste Speichergeneration: Lochkarten, Lochstreifen, gelochter Film 1950 und 1960: Kernspeicher ( core memory) mit ferromagnetischen Ringchen : Halbleiterspeicher, seit 1974 billiger als Kernspeicher. c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 30/46
16 Hauptspeicher Im Hauptspeicher (main memory) werden der Programmkode und die Daten abgelegt: Register der CPU zu klein dafür. Uebliche Grössen: vom 1 kbyte bis zu to NN GByte (momentan) Zwei grobe Klassen von Speicher. ROM read only memory Inhalt bleibt auch ohne Strom erhalten RAM random access memory volatiler Speicher Jeweils Vielzahl von Vertretern: ROM EPROM, EEPROM, Flash RAM SRAM, DRAM, SDRAM, EDO, DDR etc c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 31/46 Random Access Memory (RAM) Eigentlich ein falscher Name! Jeder Hauptspeicher muss random (beliebiger) Zugriff erlauben. Bessere Beschreibung von RAM: les- und schreibbar: direkt via Systembus (addr, data and ctrl Leitungen) schnell, unter 100 Nanosekunden Zugriffszeit Volatil: Daten gehen bei Stromunterbruch verloren c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 32/46
17 Read Only Memory: ROM Dieser Name ist treffend! Inhalt ist im Chip eingebaut kann gelesen werden kann nicht geändert werden Eingesetzt für: Mikrocode-Speicher HW-spezifischer Code z.b. PC BIOS (Basic IO System) oft grosse Stückzahlen nötig, um ROMs zu rechfertigen c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 33/46 Programmierbare ROM: PROM Inhalt ist programmierbar d.h. änderbar, aber langsam EPROM: erasable PROM Inhalt kann als ganzes gelöscht werden zb mit UV-Licht (bis zu 20 Minuten) EEPROM: electrically erasable PROM wie RAM, aber persistenter Speicher langsamer Zugriff (100 Mikrosec pro Position) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 34/46
18 Hauptspeichertypen (insbes. ROM) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 35/46 Zugriff auf (einzelne) Bit-Zellen in einem Speicherchip Adressleitungen in Zeilen- und Spaltenadr aufteilen (row, column) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 36/46
19 Zeilenweiser Zugriff auf Bit-Zellen FF: flip/flop Zeilen-Selektion schaltet FF-Output auf die (Spalten)Datenleitung c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 37/46 Praktische Fragen bei Speicherchips Anzahl Pins per Chip (zb 32-Bit-Computer) 32 Adress- und 32 Datenleitungen plus Kontrollleitungen? Zwei Ansätze, um Pinzahl zu minimieren: 1. Einzelne Bit-Datenleitung: 4M x 1 4 Millionen Bit-Zellen, einzeln auslesen (statt 256K x 16 4 Millionen Bit-Zellen, 16 Bit-Wort) 2. Multiplexing der Adressleitungen obere Adresshälfte (Zeile) im ersten Zeitzyklus untere Adresshälfte (Spalte) im zweiten Zyklus c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 38/46
20 Legende für folgende Folie (Zeitdiagram... ) Multiplexing von Zeilen- und Spaltensignalen RAS CAS Address WE OE DQ Row Address Select Strobe Column Address Select Strobe Adressleitungen Write Enable Output Enable Datenleitungen Signale sind oft invertiert (Balken über dem Signalnamen) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 39/46 Zeitdiagram Speicherzugriff (von DRAM) c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 40/46
21 RAM Speicherarten SRAM (static RAM): Flip/Flop schnell, aber ca 6 Transistoren/Bit asynchroner Zugriff DRAM (dynamic RAM): Kondensator langsam, aber 1 Transistor/Bit asynchroner Zugriff benötigt Refresh-Logik!! c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 41/46 SDRAM synchonous DRAM statt RAS und CAS-Leitung: fester Takt (Clock von CPU) überlappende Zugriffe c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 42/46
22 SIMM (Single In-Line Memory Modules), DIMM etc Mehrere DRAM chips auf einer kleinen Platine kombinieren. Höhere Platzausnutzung (vertikale Position) Gleiche Platinengrösse, verschiedene Speichergrösse: 1M x 8, 4M x 8, 16M x 8 (30-pin socket) 8M x M x 32 (72-pin socket) 16M x M x 64 (168-pin socket) DDR Double Data Rate DRAM Daten an beiden Clock-Flanken RAMBUS... etc etc c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 43/46 Wort Grösse eines Speichers Das Bit ist die kleinste Speichereinheit die CPU greift aber normalerweise auf grössere Einheiten zu: Bit-, Byte- und Wort-adressierbare Speicher Speicherzelle, Wort : natürliche Organisationseinheit des Hauptspeichers oft übereinstimmend mit der Grösse eines Integers der CPU Kleinste adressierbare Speichereinheit: Byte oder Wort? zudem oft auch Lese/Schreibzugriff auf einzelne Bytes z.t. Restriktionen bei den Grenzen von Speicherzellen: Lese/Schreibadresse muss Mehrfaches von 32 Bits sein c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 44/46
23 Folge der Wortbreite für den Speicherzugriff Wie kann ein einzelnes Byte geändert werden, wenn der Zugriff nur über n Bytes Wörter möglich ist? Lade volles Wort in ein Register Aendere das Byte im Register mit logischen Operationen (AND, OR, NOT) maskieren ganzes Wort zurückschreiben c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 45/46 Speichergrundeinheiten 1 bit 4 nibble 8 byte, octet 16 word 32 word, longword, doubleword 64 longword, quadword Bemerkung: früher gab es Bytes die 5, 6... oder 9 Bits hatten! Octet hat immer 8 Bits c Christian Tschudin CS201 Rechnerarchitekturen und Betriebssysteme , 46/46
Rechnerarchitektur und Betriebssysteme (CS201): 2er Komplement, CPU, µproc Bus, Memory, Wortbreite
Rechnerarchitektur und Betriebssysteme (CS201): 2er Komplement, CPU, µproc Bus, Memory, Wortbreite 20. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel
Teil Rechnerarchitekturen M04. Speicherchips, Byte-Ordnung, Caches, Hierarchien, ISA. Corinna Schmitt
Teil Rechnerarchitekturen M04 Speicherchips, Byte-Ordnung, Caches, Hierarchien, ISA Corinna Schmitt corinna.schmitt@unibas.ch Speicherchips 2015 Corinna Schmitt Teil Rechnerarchitekturen - 2 Memory: Geschichtliches!
Teil Rechnerarchitekturen M03. Darstellung von Zahlen, Rechnen, CPU, Busse. Corinna Schmitt corinna.schmitt@unibas.ch
Teil Rechnerarchitekturen M03 Darstellung von Zahlen, Rechnen, CPU, Busse Corinna Schmitt corinna.schmitt@unibas.ch Darstellung von Zahlen Rechnen 2015 Corinna Schmitt Teil Rechnerarchitekturen - 2 Zwei
Arithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
RO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 10 AM 01./02.07.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
Mikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
Teil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
Rechnerorganisation. 1. Juni 201 KC Posch
.6.2 Rechnerorganisation. Juni 2 KC Posch .6.2 2 .6.2 Front Side Bus Accelerated Graphics Port 28 MHz Front Side Bus North Bridge RAM idge South Bri IDE USB PCI Bus 3 .6.2 Front Side Bus Front Side Bus
Speicher (1) zur Realisierung eines Rechnerspeichers benötigt man eine Materie mit physikalischen Eigenschaften, die
Speicher (1) Definition: Speichern ist die kurz- oder langfristige Änderung einer oder mehrerer physikalischer Eigenschaften einer Materie durch ein externes Ereignis. zur Realisierung eines Rechnerspeichers
Fachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM
Speicher: RAMs, ROMs PROMS, EPROMs, EEPROMs, Flash EPROM RAMs (Random Access Memory) - Schreib-Lese-Speicher RAMs sind Speicher mit der Aufgabe, binäre Daten für eine bestimmte Zeit zu speichern. Diese
Rechnerstrukturen. 5. Speicher. Inhalt. Vorlesung Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1.
Rechnerstrukturen 5. Speicher 5.1 Motivation Speichertypen RAM / ROM Dynamisches RAM Inhalt Cache-Speicher Voll Assoziativ n-wege Assoziativ Direct Mapping 5.2 (c) Peter Sturm, Universität Trier 1 Der
CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
Tutorium Rechnerorganisation
Woche 9 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
Rechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
Computer: PC. Informationstechnik für Luft-und Raumfahrt Aerospace Information Technology
Computer: PC Informationstechnik für Luft-und Raumfahrt Ab Morgen nur eingebete Systeme Aber es gibt auch PCs Na gut... dann Heute. dann haben wir es hinter uns Und nicht wenige! PCs in N Jahren Industrie
Ram/Rom/EPRom WIRTSCHAFTSINGENIEURSWESEN. Ausbildungsschwerpunkte: BETRIEBSMANAGEMENT LOGISTIK. Xaver Schweitzer. Jahr: 2011/12
Name: Klasse: Xaver Schweitzer 1BHWI Jahr: 2011/12 Ram/Rom/EPRom Abb. 1 Abb. 2 Abb. 3 Ram Rom EPRom 22.09.2011 1 von 10 Inhaltsverzeichnis INHALTSVERZEICHNIS... 2 EINLEITUNG... 3 RAM... 4 SRAM - Static
ZENTRALEINHEITEN GRUPPE
31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte
Rechnernetze und Organisation
Arithmetic Logic Unit ALU Professor Dr. Johannes Horst Wolkerstorfer Cerjak, 9.2.25 RNO VO4_alu Übersicht Motivation ALU Addition Subtraktion De Morgan Shift Multiplikation Gleitkommazahlen Professor Dr.
Elektrizitätslehre und Elektronik. Halbleiterspeicher
1/5 Halbleiterspeicher Ein Halbleiterspeicher ist ein Datenspeicher, der aus einem Halbleiter besteht, in dem mittels der Halbleitertechnologie integrierte Schaltkreise realisiert werden. Die Daten werden
Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung
Themen heute Besprechung des 7. Übungsblattes Speicheraufbau Speichertypen DRAM Speicherbelegung Besprechung des 7. Übungsblattes Aufgabe 4a Der eigentliche Sprung erfolgt in der MEM-Phase (4. Pipeline-Stufe),
Erweiterung von Adressraum und Bit Tiefe
Erweiterung von Adressraum und Bit Tiefe Erweiterung des vorigen Beispiels ist offensichtlich: Vergrößerung des Adressraums (in der Größenordnung 2 n ): Füge eine Adressleitung hinzu und verdoppele die
Teil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
Modul 304: Personalcomputer in Betrieb nehmen Thema: Speicher. Speicher / Memory V 1.0. Technische Berufsschule Zürich IT Seite 1
Speicher / Memory V 1.0 Technische Berufsschule Zürich IT Seite 1 Einleitung: Der Speicher (engl. Memory) ist eine Kernfunktion in einem Rechner. Programme und Daten werden in Speichern abgelegt. Man spricht
Prinzipieller Aufbau und Funktionsweise eines Prozessors
Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg
Die Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
Ergänzung: RAM und ROM. SS 2012 Grundlagen der Rechnerarchitektur Speicher 72
Ergänzung: RAM und ROM SS 2012 Grundlagen der Rechnerarchitektur Speicher 72 Speichern eines Bits versus viele MB Wir wissen wie wir einzelne Bits speichern können (Erinnerung: Latches, Flip Flops) Mehrere
B Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
B Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop
Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte
Rechnernetze und Organisation
Memory 1 Übersicht Motivation Speicherarten Register SRAM, DRAM Flash Speicherhierarchie Cache Virtueller Speicher 2 Motivation Speicher ist zentraler Bestandteil eines Computers neben Prozessor CPU Computer
E Hauptspeicher und Cache
und Cache 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher 7. Cache 1 und Cache Einordnung in das Schichtenmodell:
E Hauptspeicher und Cache
und Cache und Cache Einordnung in das Schichtenmodell: 1. Begriffe 2. SRAM 3. DRAM 4. DRAM-Varianten: EDO-RAM, SDRAM, DDR-RAM, RAMBUS 5. Festwertspeicher: PROM, EPROM, EEPROM 6. Exkurs: Assoziativspeicher
Technische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 14. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Halbleiterspeicher i Statisches RAM Dynamisches RAM Zahlendarstellung
IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1
IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1
Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM
Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register
Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 7. Vorlesung Klaus Kasper Inhalt Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Digitaltechnik 2 2 Digitaltechnik
Halbleiterspeicher. Halbleiterspeicher
Halbleiterspeicher Liers - PEG-Vorlesung WS2/2 - Institut für Informatik - FU Berlin Halbleiterspeicher RAM Random Access Memory Schreib-Lese-Speicher SRAM statischer RAM DRAM dynamischer RAM Liers - PEG-Vorlesung
2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
Mikroprozessor als universeller digitaler Baustein
2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen
RAM - Random Access Memory
RAM - Random Access Memory Random Access Memory (dt. Speicher mit wahlfreiem Zugriff), abgekürzt RAM, ist ein Speicher, der besonders bei Computern als Arbeitsspeicher Verwendung findet. RAMs werden als
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7)
Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) Vorlesung: Rechnerstrukturen, Teil 2 (Modul IP7) J. Zhang zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme
Aufbau eines Taschenrechners
siehe Skizze Aufbau einer Waage siehe Skizze Speichermöglichkeit Aufbau eines Taschenrechners Speichermöglichkeit Adressbus 65536 (2 16 ) (2 wegen der Zustände =aus und 1=an) => 65536 Möglichkeiten =>
Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 4 Cache el0100 copyright W.
Aufbau und Funktionsweise eines Computers
Aufbau und Funktionsweise eines Computers Thomas Röfer Hardware und Software von Neumann Architektur Schichtenmodell der Software Zahlsysteme Repräsentation von Daten im Computer Praktische Informatik
a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF
ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
Teil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
1. TÜ-Zusammenfassung zum Modul Computersysteme
1. TÜ-Zusammenfassung zum Modul Computersysteme Kurzzusammenfassung 1. Kapitel Netzteil: Aufbau: Bereitgestellte Spannungen: 12V, -12V, 5V, -5V und 3.3V Leistung: Da bei Transformatoren die übertragbare
Mikrocomputertechnik. Systembus. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O
Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o Anlegen von Adressen und Schreib/LeseRichtung o Schreiben bzw. Lesen der Daten
Rechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 8. Vorlesung Inhalt Gleitkomma-Darstellung Normalisierte Darstellung Denormalisierte Darstellung Rechnerarchitekturen Von Neumann-Architektur Harvard-Architektur Rechenwerk (ALU)
Hauptspeicher H.1.1 Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik :
H. Hauptspeicher H.. Einordnung Organisation und Verhalten von Hauptspeichermodulen. Caches und assoziative Speicherung. Höhere Informatik : Hierarchische Datenspeicherung. - Programmierung, Datenbanken,
3. Rechnerarchitektur
ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
1 Architektur von Rechnern und Prozessoren Cache-Speicher (11) Ersetzungsstrategie
1.2.4.1 Cache-Speicher (11) Ersetzungsstrategie Welcher Block wird ersetzt? Verschiedene Strategien LSF: Least Frequently Used LRU: Last Recently Used FIFO: First-In First-Out Random: zufällige Auswahl
Mikrocomputertechnik. 5. Systembus R/W. Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O. Der Ablauf erfolgt in zwei Schritten:
5. Systembus Ein Mikroprozessor kommuniziert über den Systembus mit Speicher und I/O Der Ablauf erfolgt in zwei Schritten: o o Anlegen von Adressen und Schreib/LeseRichtung Schreiben bzw. Lesen der Daten
Nicht flüchtige Speicher: Nicht löschbar: ROM, PROM (z.b. System). löschbar: EPROM, EEPROM, Flash (z.b. BIOS).
3. Speicher 3.1. Überblick Entwicklung: Speicherchips Chip-Kapazität: 256 kbit (ca. 1988) 4 GBit (2001, nicht in Serie). Zugriffszeiten: 250ns (1980), 145 ns (1992), 70ns (1994), 7ns (heute). Ursprüngliche
DIE EVOLUTION DES DRAM
DIE EVOLUTION DES DRAM Gliederung 1. Motivation 2. Aufbau und Funktionsweise 3. SDRAM 4. DDR SDRAM 5. DDR SDRAM Versionen 06.02.2018 Die Evolution des DRAM Folie 2 von 27 1. Motivation Motivation - Immer
8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften
8. SPS Komponenten: Beschreibung der Hardware-Komponenten einer SPS samt deren Eigenschaften Automatisierungsgerät: Zentralbaugruppe mit Prozessor Kommunikationsbaugruppe (Feldbusanschaltung) Bussysteme
Technische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches
Grundlagen der Technischen Informatik. 4. Übung
Grundlagen der Technischen Informatik 4. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 4. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Aufgabe 5: Aufgabe 6: +/-/*
Grundlagen der Technischen Informatik. 4. Übung
Grundlagen der Technischen Informatik 4. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 4. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Aufgabe 5: Aufgabe 6: +/-/*
Digitaltechnik. 6 Speicherelemente. Revision 1.4
Digitaltechnik 6 Speicherelemente A Revision 1.4 Übersicht Adressen Read-Only Memory ROM Random Access Memory RAM Datenbusse Caches Speicher Memory ROM: read-only memory RAM: random-access memory (besser
Mikroprozessor (CPU)
Mikroprozessor (CPU) Der Mikroprozessor (µp) ist heutzutage das Herzstück eines jeden modernen Gerätes. Er wird in Handys, Taschenrechnern, HiFi-Geräten und in Computern, für die er eigentlich erfunden
Kap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
Neues vom STRIP Forth-Prozessor
Neues vom STRIP Forth-Prozessor Tagung der Forth-Gesellschaft April 2013 in Garmisch-Partenkirchen Willi Stricker 1 STRIP Forth-Prozessor STRIP32 32 Bit-Version Eigenschaften: Die 32-Bit-Version ist nahezu
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
Vorlesung: Technische Informatik 3
Rechnerarchitektur und Betriebssysteme zhang@informatik.uni-hamburg.de Universität Hamburg AB Technische Aspekte Multimodaler Systeme zhang@informatik.uni-hamburg.de Inhaltsverzeichnis 4. Computerarchitektur........................235
Zahlen im Computer (Klasse 7 Aufbaukurs Informatik)
Zahlen im Computer (Klasse 7 Aufbaukurs Informatik) Die Bildauswahl erfolgte in Anlehnung an das Alter der Kinder Prof. J. Walter Bitte römische Zahlen im Geschichtsunterricht! Messsystem mit Mikrocontroller
Virtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
Teil Rechnerarchitekturen. Repetitorium. Corinna Schmitt
Teil Rechnerarchitekturen Repetitorium Corinna Schmitt corinna.schmitt@unibas.ch Vorlesungsinhalt Rechnerarchitekturen M01: Architektur, ALU, Flip-Flop M02: Einführung in die Sprache C M03: 2er-Komplement,
Software ubiquitärer Systeme
Software ubiquitärer Systeme Übung 2: Speicherarchitekturen in Mikrocontrollern und AOStuBS Christoph Borchert Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund http://ess.cs.uni-dortmund.de/~chb/
6. Speicherstruktur und Datenpfade
6 Speicherstruktur und Datenpfade Folie 1 6. Speicherstruktur und Datenpfade Bisher: Flipflops zur Speicherung binärer Information (1-bit) Register zur temporären Datenspeicherung und Datenmanipulation
Rechnerorganisation 5. Vorlesung
Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen
Adressierung von Speichern und Eingabe- Ausgabegeräten
Adressierung von Speichern und Eingabe- Ausgabegeräten Adressdecodierung Die Busstruktur von Prozessorsystemen verbindet die Bauteile über gemeinsame Leitungen. Auf dem Bus darf zu einer Zeit immer nur
Vorstellung (Wdh. für die Neuen )
Vorstellung (Wdh. für die Neuen ) Mein Name: Christian Mandery Studiengang: Diplom-Informatik im 4. Semester (ich höre also im Moment selbst noch Technische Informatik 2) E-Mail (bei Fragen und zum Senden
2. Ansatzpunkt: Reduktion der Penalty Early Restart und critical word first
2. Ansatzpunkt: Reduktion der Penalty 2.1. Early Restart und critical word first Beide Techniken basieren darauf, die Wartezeit der CPU auf das Mindestmaß zu beschränken. Early restart lädt den Block wie
Grundlagen der Technischen Informatik. 4. Übung
Grundlagen der Technischen Informatik 4. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 4. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: IEEE Format Zahlenumwandlung
Hardware-Komponenten. DI (FH) Levent Öztürk
Hardware-Komponenten DI (FH) Levent Öztürk Motherboard/ Hauptplatine Die Hauptplatine ist die zentrale Platine eines Computers. Auf ihr sind die einzelnen Bauteile wie Hauptprozessor (CPU), Speicher, der
E Mikrocontroller-Programmierung
E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden
Computer-Systeme. Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
Computer-Systeme Teil 3: Das Boxmodell von Variablen
Computer-Systeme Teil 3: Das Boxmodell von Variablen Computer-Systeme WS 12/13 - Teil 3/Boxmodell 26.10.2012 1 Literatur [3-1] [3-2] [3-3] [3-4] [3-5] Engelmann, Lutz (Hrsg.): Abitur Informatik Basiswissen
Betriebssysteme Vorstellung
Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS
Teil 3 Mikrocontroller
Teil 3 Mikrocontroller 3.1 Programm- und Datenspeicher 3.2 Realisierung von Speicherzellen 3.3 Programmierung Teil 3 Mikrocontroller 1 Advanced Architecture Optimizes the Atmel AVR CPU Delivering High
Elektronischer Speicher
Halbleiterspeicher Halbleiterspeicher dient der zeitlich begrenzten oder unbegrenzten Aufbewahrung von Daten, Zuständen und Programmen in Form von digitalen Signalen. Der Begriff resultiert aus dem Grundwerkstoff
Hardware - Komponenten
Hardware - Komponenten Gehäuse Mainboard Prozessor Hauptspeicher Schnittstellen Erweiterungskarten www.allgemeinbildung.ch - 12.03.2009 Gehäuse (Tower) ❼ (1) Einschübe für Laufwerke (Floppy, CD, DVD) (2)
05. Assembler-Programmierung. Datenstrukturen des ATMega32. Literatur
0. Assembler-Programmierung Datenstrukturen des ATMega32 Literatur mikrocontroller.net avr-asm-tutorial.net asm Alles über AVR AVR-Assembler-Einführung Assembler AVR-Aufbau, Register, Befehle 2008: ouravr.com/attachment/microschematic/index.swf