PVK Digitaltechnik FS14 (Prof. Tröster) Prüfungsvorbereitungskurs von Andreas Biri, D-ITET

Transkript

1 PVK Digitaltechnik FS14 (Prof. Tröster) Prüfungsvorbereitungskurs von Andreas Biri, D-ITET Andreas Biri,

2 Organisatorisches PVK: 2 Halbtage à 3 Stunden Beginn: 9:15 respektive 13:15 Unterlagen: Zusammenfassungen: Pascal Hager Lukas Kull (va. für sequentielle Schaltungen & Automaten ) Selbstverfasstes Check-Blatt online unter obigem Link Andreas Biri

3 Overview Fach: Digitaltechnik, Professor Tröster Schwierigkeit: stofflich gut machbar ( Schnitt: 4.12 ) Achtung: ist somit auch für alle andern leicht! nicht unterschätzen Prüfung 2 Stunden, «open books» Sehr viele Aufgaben (hauptsächlich Anwendungen), wenig Zeit Immer die gleichen Aufgabentypen! Lernt diese Aufgabentypen, um genügend schnell zu sein Andreas Biri

4 Programm Heute: Gatter & Schaltnetze (Logikfunktionen) Karnaugh-Diagramm & Schaltungssynthese CMOS Wichtige Schaltungen Morgen: Zahlensysteme & Codes Sequentielle Schaltungen (Latches, Flipflops) Automaten Die Basis-Prüfung Andreas Biri

5 Wozu Digitaltechnik? Analoge Signale Digitale / diskrete Werte Andreas Biri

6 Binär-Logik Nur zwei definierte Zustände (mit Toleranzbereichen): Diskrete Grössen bestehen aus abzählbar vielen Elementen Diskretisierung Zustandscodierung: 0 1 Low High 0 V ( V) (4.5 V - ) 5 V Wertemenge W 1 + int log 2 W Binärstellen n Bits 2 n Zustände Andreas Biri

7 1. Gatter & Schaltnetze Logikfunktionen und ihre Kombinationen Andreas Biri

8 Wahrheitstabelle Log. Gleichung Schaltzeichen Gatter Gatter (frz. relay) : technische Realisierungen der Bool schen Logik (0/1) Verarbeitung v. Informationen auf Bitlevel & entsprechende Ausgabe Andreas Biri

9 Nun seit Ihr dran : Aufgabe 1 Wenn die (amerikanischen) Symbole nicht bekannt waren, ergänzt sie auf eurer Zusammenfassung! XNOR A B + ( A B ) Andreas Biri

10 Wahrheitstabelle Definiert den zu einer gewissen Eingangkombination zugeordneten Ausgang und somit die Funktionsweise der Schaltung Grösse der Wahrheitstabelle: n Eingänge 2 n Zeilen n Eingänge 2 n Einganskombinationen 2 2n Kombinationen v. Ausgangzustände Wahrheitstabelle ist eine konkrete Kombination dieser Zustände Andreas Biri

11 Funktionsgleichung Beschreibt die Verknüpfungungen der Eingangssignale und definiert das dazugehörige Ausgangssignal Eindeutig in eine Wahrheitstabelle umschreibbar, bzw. aus einer Wahrheitstabelle aufstellbar Bsp: Suche Gleichung & Wahrsch.tabelle Z = (A B) (A + B) Andreas Biri

12 2. Karnaugh- Diagramme & Schaltungssynthese Optimierung & Umformung von Schaltungen Andreas Biri

13 Schaltungssynthese Minterm: UND-Verknüpfung aller Schaltvariablen Nur in 1 Fall true, sonst false Bsp. : A B C D nur 1 bei Maxterm: ODER-Verknüpfung aller Schaltvariabeln Nur in 1 Fall false, sonst true Bsp. : A + B + C + D nur 0 bei Kanonisch disjunktive Normalform: Ver-ODER-ung aller UND-Termen / Minterme A B + C D Kanonisch konjunktive Normalform: A + B Ver-UND-ung aller ODER-Termen / Maxterme C + D Andreas Biri

14 Kombinatorik & Schaltalgebra Rechenregeln: benütze normales Punkt vor Strich : ODER + : UND Nur NANDS: A B A B, A + B = A B Nur NORS: A B A + B, A + B = A + B De Morgan: A + B + (C + D) = (A + B) C + D A B (C D) = (A B) + (C D) Andreas Biri

15 Karnaugh- Diagramm Zwei- oder mehrdimensionale Tabellen Meistens 3 oder 4 Variabeln 2-dimensional Geben eine übersichtliche Darstellung der Normalformen Trick: kann sehr schnell in eine Wahrheitstabelle überführen Päckchen Bildung Nur von der Grösse 2 i, i = 0,1,2, Nur rechteckige Päckchen Mach sie so gross wie möglich (besser optimiert) Päckchen desselben Wertes zusammenfassen (NAND: 1, NOR: 0) Andreas Biri

16 Kleine Übung ( Aufgabe 3) Andreas Biri

17 Kleine Übung ( Aufgabe 3) Andreas Biri

18 Optimierung mittels Karnaugh Hazards : Fehler durch Verzögerungen bei Invertern Zu finden bei angrenzenden Päckchen im Karnaugh-Diagramm Lösung: Verbinden der Päckchen durch weitere Verknüpfung «Don t care» - Zustände Unwichtige Zustände (zb. nicht auftretbar) Können zum Optimieren durch die Bildung grösserer Päckchen verwendet werden Achtung bei JK/SR-FF: Nicht Q n wegoptimieren, wird benötigt Andreas Biri

19 3. CMOS Complementary Metal Oxide Semiconductors NMOS & PMOS Andreas Biri

20 NMOS & PMOS CMOS ist eine Komplementär-Technologie: NMOS ( negative MOS ) : schaltet durch bei High Nur mit Verbindung zu Ground verwenden ( Pull Down ) PMOS ( positive MOS ) : schaltet durch bei Low Nur mit Verbindung zur Versorgungsspannung ( Pull Up ) Es braucht immer einen Strompfad zwischen Versorgungsspannung/Masse und Gatterausgang Andreas Biri

21 Pull-Up und Pull-Down CMOS Schaltungen bestehen immer sowohl aus einem Pull-Up sowie einem entsprechenden Pull-Down-Pfad. Eines parallel, anderes seriell Seriell : entspricht UND Parallel : entspricht ODER A C Vcc B Z A B C Ground Andreas Biri

22 Aufgabe 4 Gleichung? Pull-Down: Ausgang negieren Pull-Up : Eingang negieren Andreas Biri

23 Gatter in CMOS NAND NOR NOT AND und OR werden mit CMOS durch eine Kombination von NAND/NOR und einer Negierung erstellt! An der Prüfung müssen alle Bausteine durch NAND / NOR geschrieben werden können Andreas Biri

24 Aufgabe 5 Andreas Biri

25 4. Wichtige Schaltungen (De-) Multiplexer, Tristate, PAL, Halb- / Volladdierer Andreas Biri

26 Multiplexer & Demultiplexer Multiplexer Demultiplexer Formel: OUT = A sel + B sel Formel: OUT 0 = IN sel, OUT 1 = IN sel Funktion: Wähle Eingang Funktion: Wähle Ausgang Andreas Biri

27 Tristate-Buffer Tristate: kann 3 Zustände annehmen Z : Hoch-ohmig / «floating» : Eingang beeinflusst Ausgang nicht Anwendung zb. bei Bus-Systemen ( Übung ) Tabelle komplett A B C Z 1 1 Z Tabelle verkürzt B C 0 A 1 Z Andreas Biri

28 Programmable Array Logic ( PAL ) Abbildung der disjunktiven Normalform auf Hardware Programmierbaren UND-Arrays Festverdrateten ODER NB : Gibt auch PLAs ODER auch programmierbar Andreas Biri

29 Aufgabe 6 Andreas Biri

30 Halb- & Volladdierer Halbaddierer addiert 2 Bits Volladdierer addiert 2 Bits + Übertrag 0 Andreas Biri

31 5. Zahlensysteme & Codes Darstellung im Dezimal- & Binärsystem und (fehlerkorrigierende) Codes Andreas Biri

32 Dual / Oktal / Hexadecimal / Decimal Dualzahlen: Dual Dezimal = = = MSB u. LSB (Most und Least Significant Bits) 2. Dezimal Dual 190 (10) = = = = (2) Methode: i) Zahl durch 2 dividieren ii) Rest notieren als vorderste Zahl ( als MSB setzen ) iii) i und ii wiederholen bis Ergebnis 0 ist 3. Dual Oktal/Hexadezimal Dualzahl Päckchen bilden (von rechts): = 2AB1 (16) 4 Dualziffern 1 Hexadezimalziffer = (8) 3 Dualziffern 1 Oktalziffer 4. Dezimal Oktal/Hexadezimal : zuerst in Dualzahl umrechnen, danach Methode oben Andreas Biri

33 Zweierkomplement: die negative Dualzahl A B A + Zweierkomplement B Zweierkompl. Zweierkompl. Z = Z 1. Zweierkomplement Dezimal Variante 1: = = Variante 2: 1. Bitweise invertieren: addieren: Umrechnen nach (10) = = (Vorzeichen!) 2. Dezimal Zweierkomplement Variante 1: Grösste 2-er Potenz negativ, Rest addieren: = = Variante 2: 1. Als vorzeichenlose Dualzahl darstellen = Bitweise invertieren addieren = Dual/Zweierkomplement mit Nachkommastellen Rechnung Analog: : = 010,11 101,01 2 (= = 2.75 ) Andreas Biri

34 (Tetraden-) Codes Gewichtung der Bits: Zahl = b b b b 4 1 Andreas Biri

35 Parity Bits Pro Anzahl Bits ein zusätzliches Parity Bit zur Fehlererkennung Even Parity: Anzahl 1 gerade Odd Parity: Anzahl 1 ungerade Parity-Checker kommt oft an Prüfung Teils auch 2 Parity-Bits zur Korrektur Andreas Biri

36 Aufgabe 7 Andreas Biri

37 6. Sequentielle Schaltungen Latches & Flipflops Andreas Biri

38 Sequentielle vs. kombinatorische Schaltungen Kombinatorisch: normale Logikgatter (bis jetzt) kann jederzeit ändern (unabhängig von Takt) Bisheriger Zustand beeinflusst Ausgang nicht ( nur Eingang) Sequentiell: Latches & Flipflops Kann nur zu gewissen Zeiten den Zustand wechseln Ausgang von den Eingängen, aber auch vom vorherigem Zustand / den gespeicherten Werten abhängig ( Rückkopplung ) Latch: ist während der gesamten Taktphase transparent Flip-Flop: funktioniert wie ein taktflankengesteurtes Latch Latch zustandsgesteuert FF taktflankengesteuert Andreas Biri

39 SR-Latch ( nicht taktgesteuert ) Taktsteuerung: Ver-UND-ung d. Eingänge mit Taktsignal Andreas Biri

40 Die vier verschiedenen Latches Set / Reset (SR) Latch S = 1, R = 0 : Set ; S = 0, R = 1 : Reset ; S = 0 = R : Speichern Achtung : S = 1 & R = 1 ist nicht erlaubt ( Oszillation bei Speichern) Delay (D) - Latch T = 0 : Ausgang konstant ; T = 1 : Ausgang = Eingang (transparent) entsteht durch SR-Latch mit R = inv(s) Toggle(T) Latch T = 0 : OUT = IN ; T = 1 : Ausgang = negiertes Eingangsignal Jump / Kill (JK) Latch SR-Latch ohne verbotenen Zustand : S = 1 = R : OUT = inv(in) Mit dem JK-Latch können alle andern Latches gebaut werden Andreas Biri

41 Flip-Flops Andreas Biri

42 Nicht-Idealitäten von Gatter Gattern ändern ihre Signale nicht instantan Zeiten charakterisiert durch t propagation t setup t hold Andreas Biri

43 Zeitverhalten von sequentiellen Schaltungen Setup Zeit: wie lange Signal vor der aktiven Taktflanke unverändert anliegen muss Hold-Zeit: wie lange Signal nach der aktiven Taktflanke unverändert anliegen muss Andreas Biri

44 Zeitverhalten von sequentiellen Schaltungen Maximale Frequenz suche längsten Pfad zwischen zwei Flipflops (f = 1 T ) T = Gatter T pd,i + T pd + T setup T hold Andreas Biri

45 7. Automaten Lets build some usefull stuff Andreas Biri

46 Definition Automat Ein Ausgang eines Automaten hängt vom Eingangssignal und dem momentanen Zustand des Systems ab X = (x 1, x 2,, x e ) Y = (y 1, y 2,, y b ) Z = (z 1, z 2,, z m ) Eingabealphabet Ausgabealphabet Zustandsmenge g: x i, z i z k Übergangsfunktion f: x i, z i y r Ausgangsfunktion 1. Zustandsmenge bestimmen, Definition d. Variablen 2. Darstellung der Zustandsfolge in Zustandsdiagramm 3. Zustandsfolgetabelle aufstellen & Funktionen minimieren Andreas Biri

47 Andreas Biri

48 Beschreibung der Funktion v. Schaltwerken Folgezustandstabelle: beschreibt die Folgezustände und Ausgänge abhängig von jetzigem Zustand u. Eingang Zustandsgraph: beschreibt den Automaten eindeutig Andreas Biri

49 Aufgabe 8 Andreas Biri

50 Lösung Aufgabe 8 Andreas Biri

51 Lösung Aufgabe 8 0 Bei kanonischer NF: Variablen invertiert übernehmen! Andreas Biri

52 Lösung Aufgabe 8 Andreas Biri

53 Komplexere Schaltungen Frequenzteiler f / 2 pro Stufe Asynchronzähler Beides durch 3-Bit-Dualzähler realisiert Andreas Biri

54 Komplexere Schaltungen Synchronzähler Beachte Reset-Eingang bei D-FFs Meist als Medwedjew-Automat Schieberegister Eingangspuffer Zufallszahlengenerator Andreas Biri

55 8. Die Basis-Prüfung Struktur der DigiTech-BP Andreas Biri

56 Teil 1 : Automaten Tipp: Am Ende lösen! A : Entwerfen einer Maschine für eine bestimmte Aufgabe B : Schaltungs-Entwicklung mit Zuständen & Wahrheitstabelle Sehr zeitaufwändig und fehleranfällig! Siehe Aufgabe 8 : alle weiteren Schritte hängen voneinander ab 1. Zustandsgraph, 2. Karnaugh-Diagr., 3. Schaltung zeichnen, 4. Bonus Andreas Biri

57 Teil 2 : CMOS Immer Schaltbild Eingang / Ausgang bestimmen Einzelne Komponenten einzeichnen Bei uns: Komponenten hinzufügen! Pull - Up / Pull Down Einfache Gatterlogik Wahrheitstabelle & Funktion beschreiben Andreas Biri

58 Teil 3 : Zahlensysteme A : Umrechnen von Zahlensystemen Hex in Dec / Dual / Oct ( Gruppieren für 2er-Systeme) Umrechnung Zweierkomplement Komma-Stellen mit minimalem Umwandlungsfehler muss Methodik kennen, dann sehr einfach B : Bestimmter technischer Apparat / Methodik Bsp : Multiplikation mittels Booth-Algorithmus Parallel-Multiplikation Halb- / Volladdierer Teilweise sehr mühsam und undurchsichtig; kann nicht gelernt werden auch eher am Ende versuchen Tipp: Am Ende lösen! Andreas Biri

59 Teil 4 : Sequentielle Schaltungen A : Bauteile benennen und theoretische Fragen Bsp Unterschied Latch vs. Flipflop Zustandgesteuert vs. Flankengesteuert Hold-Zeit vs. Propagation Delay oder Setup-Zeit B : Bauteile / Methodik Bsp : Parity-Checker, Linear Feedback Shift Register Tipp: Am Ende lösen! C : Zeitverhalten Maximale Taktfrequenz bestimmen Veränderung von Parametern Andreas Biri

60 Teil 5 : Kombinatorik Vereinfachung von Funktionsgleichungen Karnaugh Hazard-Erkennung und -Behebung Rechenregeln ( müssen auf die Zusammenfassung! ) PAL Programmierung Umrechnung disjunktive / konjunktive Normalform ( Karnaugh ) Als Schaltung zeichnen Implementation minimieren (möglichst wenig Bauteile) Andreas Biri

61 Noch Fragen? Bis zu Beginn der Prüfungszeit: Andreas Biri

62 Wie geht s weiter? Noch einen Monat bis zur Prüfung ( viel Zeit! ) Empfehlungen momentan nicht viel Zeit mit DigiTech verbringen und anders investieren Die Zusammenfassung selbst verfassen / zusammenstellen und den Stoff verstanden haben Eine oder zwei Prüfungen schreiben in der Zwischenzeit, um ein Gefühl dafür zu bekommen, wie gut Ihr die Materie versteht In den letzten zwei Wochen vor der Prüfung vermehrt DigiTech- Prüfungen lösen, direkt vorher nochmals 2-4 fürs Tempo Andreas Biri

63 Ende Viel Glück bei den Prüfungen!