Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1.

Transkript

1 Materialien Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1. Einleitung 1

2 Digitaltechnik und Rechnerstrukturen Vorlesungs- und Übungsunterlagen auf dem Web verfügbar: Die Folien enthalten Unterlagen von Hans Eberle [EHTZ] und aus den Kursen von Patterson an der UC Berkeley. 2

3 Digitaltechnik und Rechnerstrukturen Literatur W. Stallings: Computer Organization and Architecture. Prentice Hall, J. Hennessy, D. Patterson: Computer Organization and Design- Hardware Software Interface, Second Edition, J. Hennessy, D. Patterson: Computer Architecture - A Quantitative Approach. Morgan Kaufmann, Third Edition,

4 Zielsetzung Understanding the design techniques, machine structures, technology factors, evaluation methods that will determine the form of computers in 21st Century Applications Technology Parallelism Computer Architecture: Instruction Set Design Organization Hardware Programming Languages Interface Design (ISA) Operating Systems Measurement & Evaluation History 4

5 Vorlesungsinhalte Memory Hierarchy Disks, Tape DRAM L2 Cache Coherence, Bandwidth, Latency RAID Emerging Technologies, Interleaving Bus protocols L1 Cache Addressing Instruction Set Architecture Pipelining, Hazard Resolution, Superscalar, Reordering, Prediction, Speculation, Pipelining and Instruction Level Parallelism 5

6 Vorlesungsinhalte P M P M P M P M Shared Memory, Message Passing, Data Parallelism S Interconnection Network Network Interfaces Processor-Memory-Switch Multiprocessors Networks and Interconnections Topologies, Routing, Bandwidth, Latency 6

7 Trends: CPU Integrationsdichte 7

8 Trends: CPU Integrationsdichte 8

9 Beispiel: Pentium 4 9

10 Trends: Halbleiterspeicherdichte und -preis 0.7x/Jahr 10

11 Trends: Plattenspeicherdichte und -preis 0.7x/Jahr 11

12 Trends: Speicherdichte 12

13 Trends: Kosten 13

14 Trends: CPU Kosten 14

15 Trends: CPU Leistung 15

16 Trends: Zusammenfassung 50%-Regel Integrationsdichte: Speicherdichte: Speicherpreis: Prozessorleistung: 1.5 pro Jahr 1.6 pro Jahr pro Jahr 1.5 pro Jahr 16

17 Technische Informatik: Methodik Evaluate Existing Systems for Bottlenecks Implement Next Generation System Technology Trends Simulate New Designs and Organizations 17

18 Kosten µp Die Fläche [mm 2 ] Wafer Kosten [$] Technologie Ausbeute Die Kosten [$] 386DX CMOS, 0.9µ, 2M 71% 4 486DX CMOS, 0.8µ, 3M 54% 12 PowerPC CMOS, 0.8µ, 4M 28% 53 HP PA CMOS, 0.8µ, 3M 27% 73 DEC CMOS, 0.7µ, 3M 19% 149 Super-SPARC BiCMOS, 0.7µ, 3M 13% 272 Pentium CMOS, 0.8µ, 3M 9% 417 Quelle: L. Gwennap: Estimating IC Manufacturing Costs. Microprocessor Report, 2. August, p

19 Kosten 19

20 Zusammensetzung von Kosten und Preis Component Costs Direct Costs (add 25% to 40%) recurring costs: labor, purchasing, warranty Gross Margin (add 82% to 186%) nonrecurring costs: R&D, marketing, sales, equipment maintenance, rental, financing cost Average Discount to get List Price (add 33% to 66%): volume discounts and/or retailer markup 20

21 Kosten und Leistung 21

22 Entwicklungszyklus 22

23 Bewertungsverfahren 23

24 Bewertungsgrössen - Übersicht Taktfrequenz CPI (Takte pro Instruktion) MIPS (Millionen Instruktionen pro Sekunde) MFLOPS (Millionen Gleitkommaoperationen p. Sek.) Rechenzeit Reale Programme (GNU CC, TEX, Spice, ) Kernel (Teilprogramme z.b. Livermore Loops) Synthetische Benchmarks (Whetstone, Drystone) Mixtur (SPEC) 24

25 Leistungsbewertungen Application Programming Language Compiler ISA Answers per month Operations per second (millions) of Instructions per second: MIPS (millions) of (FP) operations per second: MFLOP/s Datapath Control Function Units Transistors Wires Pins Megabytes per second Cycles per second (clock rate) 25

26 CPU-Leistung Ausführungszeit Taktzyklen Zeit = Anzahl Instruktionen 1Instruktion 4243 Taktzyklus CPI Taktperiode (MIPS 106) -1 Anz. Instr. CPI Taktperiode Programm X X Compiler X X Instruktionssatz X X Architektur X X Technologie X 26

27 CPI n CPI = CPI F i= 1 i i Bsp. RISC-Prozessor Operation F i CPI i CPI i x F i ALU 50% Load 20% Store 10% Branch 20%

28 Beispiel CPI 28

29 Beispiel CPI 25% of branches save previous compare instruction. 5 ALU instructions less within 100 instructions. CPI old =.25 * * * = 1.6 CPI new = (25 * * * )/95 = 1.63 CPU new /CPU old = 95/100 * 1.63/1.6 * 1.1 = The new design is 6.5% slower. 29

30 MIPS und MFLOPS 30

31 Benchmarks 31

32 Bewertungsgrössen - Vergleich 2500 SUN/SPARC Comparison Benchmarks HP/Itanium SPEC Benchmarks SPECfp SPECint 500 HP/Alpha IBM/Power Intel/Pentium Clock Frequency [MHz] 32

33 Amdahls Gesetz Speedup = Ausführungszeit ohne Verbesserung Ausführungszeit mit Verbesserung F F S = F F' Speedup = 1 (1 F) + F S 33

34 Amdahl s Gesetz (Beispiel) Floating point instructions improved to run 2X; but only 10% of actual instructions are FP ExTime new = ExTime old x ( /2) = 0.95 x ExTime old Speedup overall = 1 =