DIGITALE SCHALTWERKE MIT EPROM
|
|
|
- Claudia Wetzel
- vor 6 Jahren
- Abrufe
Transkript
1 KOMBINATORISCHE LOGIK: DIGITALE SCHALTWERKE MIT EPROM Ohne Takt, Verknüpfung unabhängig vom Vorzustand. Realisierung: Mit Gattern (nach Karnaugh): Aufwendig, unflexibel. Nur für einfache Verknüpfungen sinnvoll. Mit EPROM als Übersetzungstabelle: Mit den 8 Ausgängen können 8 beliebige Verknüpfungen (binäre Funktionen) realisiert werden, die sonst eine Vielzahl von Gattern benötigen würden. Beispiel: Codewandler BCD --> 7-Segment a auf A4 D7 a oder... D6 b f b legen... D5 c Weitere EPROM-Anschlüsse: g A4 EPROM D4 d /CS = (Chip Select) D A D3 e /OE = (Output Enable) e c C A2 (32k) D2 f Vpp = +5V (Programmierspannung) B A D g Vcc = +5V (Versorgung) DP A A D DP GND = (Ground) d /PGM = +5V (Program Enable) Vereinbarung für Eingangszustände..5: Nur DP (Dezimalpunkt) soll leuchten. ADRESSEN DATEN hex dez binär binär hex beliebige Eingänge Ausgänge Ergänzung D C B A a b c d e f g DP FC DA F B BE E FE F6 A.. B.. C 2.. D 3.. E 4.. F A4..A4 A3 A2 A A D7 D6 D5 D4 D3 D2 D D Adressleitungen Datenleitungen Diese Zuordnung bestimmt die Verdrahtung! Der Adressbereich des EPROMs wird nur zu einem sehr kleinen Teil ausgenützt! Paging mittels A4..A4: Jeder Laborgruppe wird eine "Speicherseite" zur Verfügung gestellt. Das EPROM muss dadurch nur selten gelöscht werden: Hex Binär Adressbereich: A4...A4 A3..A Z.B. Gruppe :..F xxxx Gruppe 2:..F xxxx Gruppe 3: 2..2F xxxx Page. 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite
2 SEQUENTIELLE LOGIK: Mit Takt, alle Stufen schalten synchron. Ausgangszustände von Eingängen und Vorgeschichte abhängig. "Zustandsvariable" im Inneren der Schaltung speichern die Vorgeschichte. Speichernde Bauteile notwendig, z.b. Flip-Flops. Realisierungsmöglichkeiten: Mit JK-Flip-Flops: Aufwendig, unflexibel. Nur für einfache Schaltwerke sinnvoll. Mit Mikrocontroller: Hoher Zeitaufwand für Software, sehr flexibel. Für "große" Anwend. günstig. Mit EPROM + D-Register: Rel. geringer Aufwand, rel. flexibel. Für mittelgroße Anwend. günstig. ) BEISPIEL mit Eingang: AMPELSTEUERUNG Beim Einschalten eines Schalters S soll die Ampel mit dem Takt weiterlaufen: Rot - Gelb - Grün - Gelb - Rot - usw..möglichkeit: Grün Gelb Rot Power-On Zustand Übergang von Gelb nicht eindeutig! --> So nicht realisierbar! 2 verschiedene Gelb-Zustände notwendig: () Anzahl der notwendigen Zustände: 4 (2) Zustandsdiagramm (Bubble-Diagramm): Power-On Rot Eingangswert S (Schalter) Zustandsbezeichnung Gelb2 Gelb Grün Ausgangswerte (Ampellichter) Von jedem Zustand müssen 2 Pfeile weggehen! ( Eingang = 2 Möglichkeiten) (3) Codierung: 4 Zustände --> 2 Bit erforderlich (Z,Z) Wahrheitstabelle: aktueller Zustand (vor Taktimpuls) neuer Zustand (nach Taktimpuls) Adr. Zustand bel. Eing. Var. Zustand Ergänzung Var. Ausgänge Daten hex Nr. Erg. S Z Z Nr. x x x Z Z RT GB GN hex Rot.... Rot Gelb.... Gelb E Grün Grün Gelb Gelb2 beliebige A Ergänzung.... Rot.... Gelb auf 8 Bit E.... Gelb Grün Grün Gelb2 A Gelb2.... Rot hex A4..A3 A2 A A D7 D6 D5 D4 D3 D2 D D hex Adressleitungen Datenleitungen Paging 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite 2
3 (4) Schaltung: Power-On Reset (falls vorhanden) Vcc 8fach D-Register, z.b. 74HCT574, taktflankengesteuert, edge-triggered /RESET aktueller auf A4 Takt CLK Zustand.... D7 D7 Q7 oder EPROM D4 D4 D-REG. Q4 Z Eingang: A D3 D Q3 Z Ausgänge: Taster A2 (32Kx8) D2 D2 Q2 RT (Rot) (ent- A D D Q GB (Gelb) prellen!) A D D Q GN (Grün) aktueller Zustand neuer Zustand Nachteil: Die Ampelphasen sind alle gleich lang! 2.Möglichkeit (besser): Mehr Zustände für Rot und Grün, incl. Grünblinken: 4xRot xrotgelb 3xGrün 3xGrünblinken xgelb -... Wichtig: Nicht verwendete Zustände müssen beim Takt in Rot übergehen! () Anzahl der notwendigen Zustände: 5 (incl. Power-On-Zustand = Rot) (2) Zustandsdiagramm: zu ergänzen... Rot Rot Rot2 Rot3 Rotgelb Finster Grün Finster Grün Grün Grün (3) Codierung: (4) Schaltung: 3. Möglichkeit: Wenn man einen Taster auf den Takteingang legt, kann man die Ampel händisch weiterschalten. Das Beispiel ist dann wie BEISPIEL2 zu lösen (Zähler). Der Taster muss entprellt sein! 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite 3
4 2) BEISPIEL2 ohne Eingang: ZÄHLER Gewünschte Zählfolge: von vorne Bei den Zählerständen und zusätzlich ein Ausgangsimpuls gewünscht. () Anzahl der Zustände: 2 + (Power-On-Zustand) Power-On-Zustand muss immer mit codiert werden, weil das D-Register bei Reset auf zurückgesetzt wird! 4 Zustandsvariable nötig (= max. 6 Zustände) (2) Zustandsdiagramm:. Power On (Reset) Zustands-Nr Ausgang (3) Codierung: aktueller Zustand (vor Taktimpuls) neuer Zustand (nach Taktimpuls) Adr. Zust. beliebige Zustandsvar. Zust. belieb. Ausg. Zustandsvar. Daten hex Nr. Ergänzung Z3 Z2 Z Z Nr. Ergänz. A Z3 Z2 Z Z hex XXX. x...x 2. 2 XXX. x...x 3. 3 XXX2 2. x...x A XXX usw. B XXXA C * treten * nicht XXXF 5. x...x * auf hex A4...A4 A3 A2 A A D7..D5 D4 D3 D2 D D hex Adressleitungen Datenleitungen des EPROM 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite 4
5 (4) Schaltung: Power-On Reset- Schaltung Vcc /RESET A4... Takt CLK Hier kein... Eingang... D7 nicht benötigt... D6 neuer aktueller... EPROM D5 Zustand D-REG. Zustand A D Ausgang A A3 D3 Z3 A2 32Kx8 D2 Z2 A D Z A D Z EPROM: z.b (32Kx8 Bit) Weitere Anschlüsse: /CE = (Chip Enable) /OE = (Output Enable) Vpp = +5V (Anschluss für Programmierspannung) Vcc = +5V (pos. Versorgung) Vss = V (neg. Versorgung, Ground) D-Register (8 Bit D-Flip-Flop): taktflankengesteuert (edge triggered), z.b. 74HCT574 ERWEITERUNG: Werden mehr als 8 Ausgänge benötigt, so können mehrere EPROMs adressenmäßig (und steuermäßig) parallel geschaltet werden: D5 EPROM D-REG.. Daten.. D9 D8 A4. D7. Adressen EPROM D-REG... Daten. A2. A D A D 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite 5
6 BEISPIEL3 mit 2 Eingängen: LEERPUMPEN EINES BEHÄLTERS MIT 2 PUMPEN Eingänge: 2 Füllstandsmelder (M,M2) Ausgänge: 2 Pumpen (P,P2) und Alarm (AL) Füllstands- Bereich Melder Ausgänge M M2 voll A --> 2 Pumpen ein M > oder 2 Pumpen ein B (Hysteresebereich) M C --> Pumpe ein (abwechselnd P oder P2) leer --> Fehler (sicherheitshalber 2 Pumpen ein) () Anzahl der Zustände: nicht sofort ersichtlich! Welche Ausgangszustände sind für P,P2,AL sinnvoll? Tabelle Was soll im Fehlerfall geschehen? (2) Zustandsdiagramm: Symbolische Darstellung der Zustände: Zustands-Nr. Ausgänge Nr. P P2 AL M M2 Eingangsbedingung RESET (POWER-ON-Zustand) muss immer bei.. starten, weil D-Register auf zurückgesetzt wird! A,B,. A C. B,C, 2. B,C, B,C, A 3. Fehler Fehler 5. C A 4. A,B, nicht auftretende Zustände Fehlerbehandlung: Beheben eines Fehlers (Ausstieg aus Zustand 5.) nur durch RESET möglich. (willkürliche Festlegung) 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite 6
7 (3) Codierung + (4) Schaltung: 6 Zustände (..5) --> 3 Zustandsvariable nötig. Power-On-Reset /RESET A4 Takt CLK D7 nicht benötigt... D6 A5 EPROM D5 D-REG. P Eingänge M A D P2 Ausgänge M2 A3 D3 AL A2 32Kx8 D2 Zustandsvar. A D Zustandsvariable A D aktueller Zustand (vor Taktimpuls) neuer Zustand (nach Taktimpuls) Adr. belieb. Eingänge Zust.var. belieb. Ausgänge Zustandsvar. Daten hex. Nr. Ergänz. M M2 Z2 Z Z Nr. Ergänz. P P2 AL Z2 Z Z hex XX. x...x XX. x...x 3. 3 XX XX XX XX D XX D XX D XX XX XXA XXB XXC XXD D XXE D XXF D XX usw. usw. XX XX XX XX XX XX XX XX8.... XX9.... XXA XXB XXC XXD XXE XXF 7. x...x hex A4...A5 A4 A3 A2 A A D7 D6 D5 D4 D3 D2 D D hex Adressen Daten 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite 7
8 ÜBUNGSBEISPIELE Digitale Schaltwerke KOMBINATORISCHE LOGIK (ohne Takt, EPROM als Übersetzungstabelle ): Digitalkomparator (mit Ausgängen für A<B, A=B, A>B) 2 Halbaddierer, Volladdierer 3 Addierer, Subtrahierer, Multiplizierer 4 Codewandler: a) 4 Bit Binär (BCD) 7-Segment (stellig..f) b) 4 Bit Binär (BCD) Dezimal ( aus n), z.b. 3= c) 4 Bit Binär (BCD) Leuchtbalken, z.b. 3= d) 4 Bit Binär Zweierkomplement e) 4 Bit Binär 2stellige Dezimalzahl auf den beiden 7-Segment-Anzeigen des hps-digiboards (Führende Nullen erlaubt oder unterdrückt) 5 Multiplexer, Demultiplexer 6 Prioritäts-Codierer (Encoder): höchstwertiger -aus-n-eingang wird am Ausgang als BCD angegeben 7 Adress-Dekodierer (Decoder) für bestimmten Adressbereich SEQUENZIELLE LOGIK (mit Takt, Synchrone Schaltwerke mit EPROM + D-Register): ohne Daten-Eingang / mit Daten-Eingängen 5 Ablaufsteuerung 52 Lauflicht (mit umschaltbarem Muster) 53 Zähler vorwärts, rückwärts, umschaltbare Zählrichtung, Binär, BCD, umschaltbarer Code 54 Allgemeiner Zähler, z.b. a b c usw. ("Pilgerzähler") d Modulo-N-Zähler, Zustände beliebig codieren. 55 Zähler als Frequenzteiler (z.b. / mit symmetr. Ausgangsimpuls) (mit programmierb. Teilungsfaktor) 56 Zähler mit einschrittigem Code a Binärzähler (..5) b Dezimalzähler (..9) 6 Ampelsteuerung mit verschieden langen Phasen 62 Ampelsteuerung mit 2 Tasten ( schaltet alle Ampeln auf Rot, Straßenbahn fährt quer über die Kreuzung) 63 Codeschloss mit Taste und,5hz-takt. Die Zahlen werden durch verschieden langes Drücken der Taste eingegeben. 64 Schieberegister (mit paralleler Lademöglichkeit) 65 Behälter leer pumpen (2 Wasserstandsmelder) a) mit Pumpe b) mit 2 Pumpen 66 Objekterkennung (Bewegungsrichtung und Länge): Sensoren (Lichtschranken): Objekte verschied. Größe: Kleinprojekte Elektronisches Codeschloss (Nummernschloss, Code-Erkennung) Zifferntasten + Löschtaste, Ausgänge für "Eingabe fertig", "Eingabe richtig", "Alarm", nach 3-maliger falscher Eingabe soll Alarm ausgelöst werden. 2 Serieller Sender, Serieller Empfänger (siehe Buch Schaltungstechnik mit GALs, Dieter Bitterle, S.4) 3 Digitaler Signalgenerator mit EPROM+DAC 4 Reaktionstester 3_Digitale_Schaltwerke_mit_EPROM_v6.doc Melchart Seite 8
Teil IV. Schaltwerke
Teil IV Schaltwerke 1 Teil IV.1 Flip Flops 2 Bistabile Kippstufe Ziel: Speichere Ausgabe einer Schaltung. Ansatz: Leite Ausgabe wieder als Eingabe in die Schaltung. x t & Q Q = x + P t + t t t y t & P
Synthese digitaler Schaltungen Aufgabensammlung
Technische Universität Ilmenau Fakultät für Elektrotechnik und Informationstechnik Fachgebiet Elektronische Schaltungen und Systeme Dr. Ing. Steffen Arlt Synthese digitaler Schaltungen Aufgabensammlung.
3.1 Schaltwerke als Reihenschaltung von Flipflops
Kapitel 3 Schaltwerke 3.1 Schaltwerke als Reihenschaltung von Flipflops Grundsätzlich lassen sich Flipflops in Schaltwerken in beliebigen Konfigurationen verschalten. Viele technisch wichtige Anwendungen
SCHALTWERKE (State Machine)
EDT-REFERAT SCHALTWERKE (State Machine) 1999/2000 2ANA Bernhard Schierer 1 Inhaltsverzeichnis: 1. Allgemeine Beschreibung von Schaltwerken 2. Systematischer Entwurf von Schaltwerken -Zustandsdiagramm -Entwurfsbeispiel
Integrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
Versuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik
Versuchsvorbereitung P1-63: Digitale Elektronik, Schaltlogik Kathrin Ender Gruppe 10 28. Oktober 2007 INHALTSVERZEICHNIS Inhaltsverzeichnis 0 Vorbemerkung 3 1 Gatter aus diskreten Bauelementen 3 1.1 AND-Gatter.....................................
Handelt es sich um ein taktzustands- oder taktflankengesteuertes D-Flipflop?
Kapitel 4 - Zähler Versuch 400 D-Flipflop Ein D-Flipflop besitzt nur einen Eingang D. Es hat nur zwei Betriebszustände: Bei T = 0 behält es seinen bisherigen Zustand, es speichert. Bei T = 1 übernimmt
Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller
SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden
Lösung Versuch Nr. 4
Digitaltechnik Praktikum 1.Sem. IIIB 1 ETHZ D-ITET Institut für Elektronik Lösung Versuch Nr. 4 1: Latches 1. RS Latch. Legen Sie ein neues Grafik Editor File rs_latch.gdf an (dieses und alle weiteren
Aufgabe 4 Nennen Sie wenigstens 3 Programmierverfahren für programmierbare Logik.
ÜBUNGSAUFGABENSAMMLUNG DIGITALTEHNIK 1 Aufgabe 1 Erklären Sie kurz die Begriffe Wrap-Around-Arithmetik und Sättigungsarithmetik. Berechnen Sie die Ergebnisse der folgenden Rechenoperationen gemäß Wrap-Around-Arithmetik.
Hard- und Softwaretechnik. Digitale Zähler. Andreas Zbinden. 19. März 2018 Gewerblich-Industrielle Berufsschule Bern, GIBB
4. Semester Hard- und Softwaretechnik Digitale Zähler Andreas Zbinden 19. März 2018 Gewerblich-Industrielle Berufsschule Bern, GIBB Zusammenfassung Im vorliegenden Dokument werden asynchrone und synchrone,
Multiplexer und Schieberegister
Hard- und Softwaretechnik Schaltwerke Multiplexer und Schieberegister Andreas Zbinden Gewerblich- Industrielle Berufsschule Bern Inhaltsverzeichnis 1 Multiplexer, Demultiplexer 2 2 Schieberegister 6 2.1
Digitaltechnik Grundlagen 5. Elementare Schaltnetze
5. Elementare Schaltnetze Version 1.0 von 02/2018 Elementare Schaltnetze Dieses Kapitel beinhaltet verschiedene Schaltnetze mit speziellen Funktionen. Sie dienen als Anwendungsbeispiele und wichtige Grundlagen
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 6. Vorlesung Klaus Kasper Inhalt Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM Digitaltechnik 2 2 Frequenzteiler
Kapitel 2 - Codierer und Multiplexer
Kapitel 2 - Codierer und Multiplexer Kombinatorische Schaltungen Definition nach DIN 44300/93: Ein Schaltnetz oder kombinatorischer Funktionsblock ist eine Funktionseinheit zum Verarbeiten von Schaltvariablen,
Hochschule Emden / Leer. Ausarbeitung. Speicherung digitaler Signale
Hochschule Emden / Leer Ausarbeitung Thema: Speicherung digitaler Signale eingereicht von: Jens Fresenborg Inhaltsverzeichnis 1 Speicherung Digitaler Signale 1 2 Asynchrone Speicherelemente 1 2.1 RS-Flip-Flop
GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.
1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine
Grundstruktur von Schaltwerken
Digitaltechnik Teil1.1 THEMA Grundstruktur von Schaltwerken Beschreibung Schaltwerke benutzen im Gegensatz zu einfachen Netzwerken auch Speicherbausteine, d.h. sie haben ein Gedächnis, die Schaltung kann
Digitaltechnik Grundlagen 9. Zählschaltungen
9. Zählschaltungen Version 1.0 von 02/2018 Zählschaltungen Gliederung: - Grundlagen - Synchrone Zähler - Einführung - Systematischer Entwurf 2 Zählschaltungen - Grundlagen Ebenfalls häufige Anwendung von
Ein ROM soll aus mehreren ROMs (vgl. Abbildung rechts: Enable-Leitung EN, Adressleitungen ADDR, Datenleitungen DATA) aufgebaut werden.
VU Technische Grundlagen der Informatik Übung 4: Schaltwerke 183.579, 2015W Übungsgruppen: Mo., 23.11. Mi., 25.11.2015 Aufgabe 1: ROM-Erweiterung Ein 256 64 ROM soll aus mehreren 128 16 ROMs (vgl. Abbildung
Kapitel 6 - Addierwerke
Kapitel 6 - Addierwerke Versuch 600 Halbaddierer und Volladdierer Der bürgerliche Algorithmus des schriftlichen Addierens zerlegt die binäre Addition in die folgenden elementaren Additionen. Es ergibt
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
Teil 1: Logik 1e: Zustandsautomaten
Teil 1: Logik 1e: Zustandsautomaten Synchroner Zähler als Zustandsautomat Betrachte Zählerstand als Zustand Übergänge zwischen 0,1,2,3 ohne externe Randbedingungen 0 3 1 2 Zustandsautomat (1) Zustandsspeicher
Schriftliche Prüfung
OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Technische Grundlagen der Informatik Studiengang: Bachelor (CV / CSE / IF / WIF) am: 19. Juli 2008 Bearbeitungszeit:
Tutorium: Einführung in die technische Informatik
Tutorium: Einführung in die technische Informatik Logische Schaltungen (2. 2.3) Sylvia Swoboda e225646@student.tuwien.ac.at Überblick Grundbegriffen von logischen Schaltung Realisierung von Funktionen
Eingebettete Systeme
Einführung in Eingebettete Systeme Vorlesung 7 Bernd Finkbeiner 03/12/2014 finkbeiner@cs.uni-saarland.de Prof. Bernd Finkbeiner, Ph.D. finkbeiner@cs.uni-saarland.de 1 Schaltfunktionen! Schaltfunktion:
>1 Q. (Das Schaltwerk habe außerdem einen Triggereingang, der aber der Einfachheit halber weggelassen wurde.)
(Prüfungs-)ufgaben zu Schaltwerken 1) etrachten Sie das folgende Schaltwerk: (Das Schaltwerk habe außerdem einen Triggereingang, der aber der Einfachheit halber weggelassen wurde.) a) nalysieren Sie das
ELEKTRONIKPRAKTIKUM DIGITALTEIL. Institut für Kernphysik
ELEKTRONIKPRAKTIKUM DIGITALTEIL Institut für Kernphysik Version 2018 1 2 Projekt 1 Aufbau von Logikschaltungen mit diskreten Bauelementen Aufgabenstellung 1. Bestimmung einer Übertragungskennlinie und
HARDWARE-PRAKTIKUM. Versuch L-2. Fehlersuche in digitalen Schaltungen. Fachbereich Informatik. Universität Kaiserslautern
HARDWARE-PRAKTIKUM Versuch L-2 Fehlersuche in digitalen Schaltungen Fachbereich Informatik Universität Kaiserslautern Seite 2 Versuch L-2 Versuch L-2 Allgemeines In diesem Versuch soll das Auffinden und
Universal-Experimenter IV
9 Widerstände 1/10/47/100/470 Ω 1/10/47/100kΩ/1 MΩ Bestell-Nr. W5101-4B 9 Widerstände 4 x 4,7 kω 5 x 10 kω Bestell-Nr. W5101-4C 2 R-2R Netzwerk für 8 Bit Bestell-Nr. W5101-4D 3 Potentiometer 1/10/100kΩ
Bericht. Digitallabor. Hochschule Karlsruhe N1. Aufgabe 5.6 Stoppuhr. Teilnehmer: Natalia Springer, Tong Cha. Datum:
Bericht Digitallabor Hochschule Karlsruhe N1 Aufgabe 5.6 Stoppuhr Teilnehmer: Natalia Springer, Tong Cha Datum: 09.01.08 5.6.1 4 Dekadenzähler Aufgabe: Es soll ein 4 Dekaden- Zähler entworfen werden, dessen
Teil 1: Logik 1e: Zustandsautomaten
Synchroner Zähler als sautomat Teil 1: 1e: sautomaten Betrachte Zählerstand als Übergänge zwischen 0,1,2,3 ohne externe Randbedingungen 0 3 1 2 sautomat (1) sautomat (2) sspeicher sspeicher Wenn 2, dann
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:
Übungen zur Vorlesung echnische Informatik I, SS 2 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik Aufgabe : Analysieren Sie das gezeigte Flip-Flop. Geben Sie eine Wahrheitstabelle an, wie
Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher
Versuch D3: Busse, Speicher und Ampelsteuerung mit Speicher Version D3_16 vom 25.05.2016 Ziel dieses Versuches: Entwicklung einer Ablaufsteuerung mit einem 32 * 4 bit Speicherbaustein, um eine flexible
WS 2012/13 Klausur zur Digitaltechnik. Donnerstag,
Universität Koblenz Landau Name: Musterlösung Institut Naturwissenschaften Vorname:... Abteilung Physik Matr. Nr.:... Studiengang:... WS 01/13 Klausur zur Digitaltechnik Donnerstag, 8..013 Lösen Sie die
13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.
13. Vorlesung Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen Diode Transistor Multiplexer Demultiplexer Addierer 1 Campus-Version Logix 1.1 Vollversion Software und Lizenz Laboringenieur
Logik mit Gedächtnis : Sequentielle Logik
Logik mit Gedächtnis : Sequentielle Logik Schaltwerke Grundkomponenten zur Informationspeicherung: Flip-Flops Typische Schaltwerke Entwurf eines Schaltwerks Wintersemester 14/15 1 Kombinatorische Logik
Table of Contents. Table of Contents UniTrain UniTrain-Kurse UniTrain-Kurse Digitaltechnik. Lucas Nülle GmbH Seite 1/8 https://www.lucas-nuelle.
Table of Contents Table of Contents UniTrain UniTrain-Kurse UniTrain-Kurse Digitaltechnik 1 2 2 3 Lucas Nülle GmbH Seite 1/8 https://www.lucas-nuelle.de UniTrain UniTrain - das multimediale E-learning
Hard- und Softwaretechnik. Schieberegister. Andreas Zbinden. Gewerblich-Industrielle Berufsschule Bern, GIBB
4. Semester Hard- und Softwaretechnik Schieberegister Andreas Zbinden Gewerblich-Industrielle Berufsschule Bern, GIBB Zusammenfassung In diesem Dokument werden die Grundlagen von Schieberegistern und von
Programmierbare Logik
Programmierbare Logik Programmierung Input PLD Programmable Logic Device Output Liers - PEG-Vorlesung WS2000/2001 - Institut für Informatik - FU Berlin 1 /X X Grundgedanke Input Matrix Logikverknüpfung
Versuch: D2 Zähler und Ampelschaltung
Versuch: D2 Zähler und Ampelschaltung Ziel dieses Versuches: asynchrone und synchrone Zähler entwerfen, aufbauen und untersuchen, damit eine Ampelschaltung betreiben Inhalte: asynchroner 4 Bit-Zähler,
3 Die Arten und Familien integrierter Schaltkreise für die Digitaltechnik Die TTL-Familien 166
1 Der kleine Unterschied... analoge und digitale Signale 13 2 Ein paar technische Grundlagen sind für die Digitaltechnik wichtig 20 2.1 Das ohmsche Gesetz und was dahintersteckt 20 A Strom, Spannung, Leistung
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 5. Vorlesung Klaus Kasper Inhalt Zyklische Folgeschaltung Asynchroner Zähler Synchroner Zähler Schaltungsanalyse Register Digitaltechnik 2 2 JKFlipFlop I Digitaltechnik 2 3 JKFlipFlop
Outline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt
Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister
V0~~ärts-RUckw~-Dezim~lef74190undCBit-Binllnatiler
Inhalt Boolesche Algebra... 13 Mengenalgebra... 14 Festlegung und Darstellung von Mengen...15 Relationen zwischen Mengen...16 Gleichmächtige oder äquivalente Mengen... 17 Verknüpfungen von Mengen...19
Einführung in die Elektronik für Physiker
Hartmut Gemmeke Forschungszentrum Karlsruhe, IPE hartmutgemmeke@kitedu Tel: 07247-82-5635 Einführung in die Elektronik für Physiker 17 Schaltnetze und Schaltwerke Abhängigkeitsnotation für logische Schaltungen
2 Vervollständige die Wahrheitstabellen.
Finde die sieben LogikGatter im Rätsel. Die Wörter können von links nach rechts horizontal oder von oben nach unten vertikal versteckt sein. Zur Hilfe ist das erste Wort schon markiert. L B W P F F C G
DIGITALTECHNIK 08 FREQUENZ-ZÄHLER
Seite 1 von 15 DIGITALTECHNIK 08 FREQUENZ-ZÄHLER Inhalt Seite 2 von 15 1 FREQUENZ-ZÄHLER... 3 1.1 ÜBERSICHT... 3 1.2 EINLEITUNG... 4 2 ASYNCHRONZÄHLER... 5 2.1 VORWÄRTSZÄHLER... 5 2.2 RÜCKWÄRTSZÄHLER...
3 Verarbeitung und Speicherung elementarer Daten
3 Verarbeitung und Speicherung elementarer Daten 3.1 Boolsche Algebra Definition: Eine Boolsche Algebra ist eine Menge B mit den darauf definierten zweistelligen Verknüpfungen (+,*) sowie der einstelligen
Elektronikerin. Beispielhafte Situation. integriert integriert. Semester. Lernkooperation Betrieb Bemerkungen. ID Ressourcen
Lehrplan 06 / Hard- und Softwaretechnik /. Aus diversen Signalverläufen erkennen, ob es e sich um ein analoges oder digitales Signal handelt. Grundbegriffe und Grössen der Digitaltechnikk im Umgang mit
Aufgabe 3.1 Schaltalgebra - Schaltnetze
Aufgabe 3.1 Schaltalgebra - Schaltnetze Zeichnen Sie die folgenden Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern: a) b) F = X ( Y Z) F = EN ( X Y) ( Y Z) zur Lösung 3.1 Aufgabe 3.2
In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
Laborübung 3. Latches, Flipflops, Counter
Laborübung 3 Latches, Flipflops, Counter Teil 1 Abbildung 1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis
Protokoll zum Versuch Flip-Flop
Naturwissenschaft Torben Pfaff Protokoll zum Versuch Flip-Flop Praktikumsbericht / -arbeit Praktikum zu Elektronische Bauelemente und Schaltungstechnik Protokoll zum Versuch Flip-Flop Versuch Flip-Flop
Für den Aufbau von Synchronzählern verwendet man fast ausschließlich JK-Flipflops.
Sequentielle Schaltungen 1 Dual-Rückwärtszähler synchrone Modulo-n-Zähler Schaltung eines Modulo-5-Zählers Gegenüberstellung der Zählerstände Dezimal- Dezimalziffer C B C B ziffer 0 0 0 0 1 1 1 7 1 0 0
Digitaltechnik II SS 2007
Digitaltechnik II SS 27 Vorlesung mit begleitendem Praktikum Klaus Kasper Achtung! Vorlesung am 3.4.27 fällt aus! Nächste Vorlesung am 2.4.27! Organisation des Praktikums Betreuung: Michael Müller, Klaus
Von der Schaltungslogik zur Informationsverarbeitung
Wintersemester 7/8 Schaltungslogik. Kapitel Von der Schaltungslogik zur Informationsverarbeitung Prof. Matthias Werner Professur Betriebssysteme 49 Schaltnetze! Gatter implementieren boolesche Funktionen
In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden.
Spezielle Schaltwerke In diesem Abschnitt werden wir einige Schaltwerke kennenlernen, die als Basisbauteile überall im Aufbau digitaler Schaltungen verwendet werden. Das Register Das Register oder der
Technische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 13. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung Register Multiplexer Demultiplexer Halbleiterspeicher Statisches
Grundlagen der Technischen Informatik
TECHNISCHE FAKULTÄT 11. Übung zur Vorlesung Grundlagen der Technischen Informatik Aufgabe 1 (VHDL) Gegeben ist ein binärer Taschenrechner (siehe Abb. 1), der als Eingabe die Tasten 0, 1, +, - und = und
Modul Computersysteme Prüfungsklausur SS Prof. Dr. J. Keller LG Parallelität und VLSI Prof. Dr.-Ing. W. Schiffmann LG Rechnerarchitektur
Modul Computersysteme Prüfungsklausur SS 2016 Lösungsvorschläge Prof. Dr. J. Keller LG Parallelität und VLSI Prof. Dr.-Ing. W. Schiffmann LG Rechnerarchitektur 1 Aufgabe 1 Schaltfunktionen (11 Punkte):
Eine Schaltung, deren Ausgänge von der Belegung der Eingänge und ihrem inneren Zustand abhängt, wird ein Schaltwerk genannt.
Schaltwerke Bisher haben wir uns nur mit Schaltnetzen befasst, also Schaltungen aus Gattern, die die Ausgaben als eine Funktion der Eingaben unmittelbar (durch Schaltvorgänge) berechnen. iese Schaltnetze
Bereiten Sie für alle Schaltungen einen Verdrahtungsplan vor unter Verwendung der Pin-Belegung aus den Datenblättern der verwendeten Bausteine.
Fachbereich Physik Elektronikpraktikum 10 Flipflops und Zähler Stichworte zur Vorbereitung: Flankengetriggerte FFs, Asynchron-, Synchronzähler und Schieberegister. Schriftliche Vorbereitung: Zeichnen Sie
Kapitel 2. Kombinatorische Schaltungen. Codierer und Decodierer
Kapitel 2 Kombinatorische Schaltungen Definition nach DIN 44300/93 Ein Schaltnetz oder kombinatorischer Funktionsblock ist eine Funktionseinheit zum Verarbeiten von Schaltvariablen, deren Wert am Ausgang
DIGITAL-ELEKTRONIK 8700
Rotes Kunststoffgehäuse mit normgerechtem Symbol beklebt (PVC-Folie). Alle Anschlussstellen sind mit 4 mm-buchsen ausgerüstet. Die Buchsen für die Speisespannung sind zusätzlich zur Beschriftung farbig
Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
E Q 1 Q 0 D 1 D X X X X
Musterlösung Übung 9 Aufgabe 1 a) Wahrheitstabelle: E Q 1 Q 0 D 1 D 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 X X 1 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 1 1 X X Bei diesem Automaten handelt es sich um einen Moore-Automaten.
Grundlagen der Technischen Informatik
Universität Duisburg-Essen PRAKTIKUM Grundlagen der Technischen Informatik VERSUCH 4 Mikroprogrammierung Name: Vorname: Betreuer: Matrikelnummer: Gruppennummer: Datum: Vor Beginn des Versuchs sind die
Kapitel 4. Versuch 415 T-Flipflop
Kapitel 4 Versuch 415 T-Flipflop Flipflops, die mit jeder steigenden oder mit jeder fallenden Taktflanke in den entgegengesetzten Zustand kippen, heissen T Flipflops ( Toggle Flipflops ). T-Flipflops können
Klausur zur Vorlesung. Grundlagen der Technischen Informatik (GTI) und. Grundlagen der Rechnerarchitektur (GRA)
Klausur zur Vorlesung Grundlagen der Technischen Informatik (GTI) und Grundlagen der Rechnerarchitektur (GRA) Prof. Marco Platzner Fachgebiet Technische Informatik Universität Paderborn.3.2008 Teil : (GTI)
Elektronikpraktikum. 9 Logische Gatter. Fachbereich Physik. Stichworte. Schriftliche Vorbereitung. Hinweis. 9.1 Eigenschaften von TTL-Logikbausteinen
Fachbereich Physik 9 Logische Gatter Stichworte Elektronikpraktikum Logischen Grundverknüpfungen, Beziehungen zwischen den Grundverknüpfungen, binäres Zahlensystem, Hexadezimalsystem, positive u. negative
KLAUSUR DIGITALTECHNIK SS 00
Aufgabe 1 (20P) KLAUSUR DIGITALTECHNIK SS 00 Entwerfen Sie ein Flipflop unter ausschließlicher Verwendung eines Dreifach-UND und dreier Zweifach-ODER. Beschreiben Sie das Verhalten ( Zustandsdiagramm,
Bericht Übung 5.5 Ampelsteuerung und Steuerung einer 7-Segment-Anzeige Teilnehmer: Natalia Springer, Tong Cha Datum:
Bericht Übung 5.5 Ampelsteuerung und Steuerung einer 7-Segment-Anzeige Teilnehmer: Natalia Springer, Tong Cha Datum: 20.12.2007 5.5.1 Steuerung einer Ampel Aufgabenstellung: Es soll ein Automat zur Steuerung
Digitale Systeme und Schaltungen
Zusammenfassung meines Vortrages vom 26. Jänner 2017 Digitale Systeme und Schaltungen Andreas Grimmer Pro Scientia Linz Johannes Kepler Universität Linz, Austria andreas.grimmer@jku.at In dieser Zusammenfassung
Darstellung von negativen binären Zahlen
Darstellung von negativen binären Zahlen Beobachtung für eine beliebige Binärzahl B, z.b. B=110010: B + NOT(B) ---------------------------------------------- = B + NOT(B) 1 + (Carry) ----------------------------------------------
Musterlösungen. zu den Übungsaufgaben vom
GRUNDLAGEN DER DIGITALTECHNIK GD MUSTERLÖSUNGEN ZUM MERKBLATT VOM 2. 2. 07 1 Musterlösungen zu den Übungsaufgaben vom 2. 2. 07 1. Geben Sie an (Skizze, ggf. Funktionserläuterung), wie ein D-Flipflop auf
Teil 1: Digitale Logik
Teil : igitale Logik Inhalt: oolesche lgebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grunlagen programmierbare logische austeine Technische Informatik I, SS 2 Sequentielle
Inhaltsverzeichnis. Inhaltsverzeichnis
Inhaltsverzeichnis Hinweis: Inhalte, die weiterführend herausforderndere und schwierigere Themen aufgreifen, sind vorrangig für bereits erfahrene Leser bestimmt und können bei einer ersten Befassung durchweg
Teil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
DIGITALE SYSTEME BBGL. W.-ING. TEIL 4 Fakultät für Elektrotechnik
Schaltwerke ls Schaltwerke bezeichnet man Logikschaltungen mit Speicher, die interne Zustände behalten können. Besitzt der Speicher neben den statischen ateneingängen noch einen dynamischen Eingang, der
Laborübung 4. Zustandsautomaten (Finite State Machines)
Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit
Beispiel: ein 2:1 MUX erzeugt einen statischen Schaltungshazard (Logikhazard)
Seite 1 Sommersemester 2016 Hazards Beispiel: ein 2:1 MUX erzeugt einen statischen Schaltungshazard (Logikhazard) x 1 x 0 s U & 1 U 0 s & 1 v ³1 Dt 2Dt 2Dt y t1 Eingang schaltet s=0 t1 + Δt s schaltet
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 3 Sequentielle
Anhang: Materialliste
Anhang: Materialliste Liste der verwendeten TTL-Bausteine der 74er Serie mit kurzer Funktionsbeschreibung 7400 7404 Vier NAND-Glieder mit je zwei Eingängen Sechs Inverter ( NICHT ) 7408 7410 Vier UND-Glieder
Teil V. Programmierbare Logische Arrays (PLAs)
Teil V Programmierbare Logische Arrays (PLAs) 1 Aufbau von PLAs Programmierbares Logisches Array (PLA): Programmierbarer Einheitsbaustein aufgebaut als ein Gitter (Array) von Basisbausteinen (Zellen).
Digitaltechnik Grundlagen 8. Register
8. Register Version 1.0 von 02/2018 Register Gliederung: - Grundlagen - Auffangregister - Schieberegister - Einführung - Seriell/Parallel- und Parallel/Seriell-Wandler [Quelle: Fricke, K.: Digitaltechnik,
Rechnerstrukturen. 3. Elementare Bausteine. Inhalt. Vorlesung Rechnerstrukturen. Latches und Register. Decoder. Multiplexer.
Rechnerstrukturen 3. Elementare Bausteine Latches und Register Decoder Inhalt Multiplexer Speicher Arithmetische Einheiten Endliche Automaten 3.2 1 Elementare Bausteine Häufig verwendete Grundfunktionen
3.8 Sequentieller Multiplizierer 159
.8 Sequentieller Multiplizierer 59 Nachfolgende Abbildung zeigt den (unvollständigen) Aufbau einer Schaltung zur Implementierung des gezeigten Multiplikationsverfahrens. b) Vervollständigen Sie die Schaltung
Grundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Grundbausteine der Computertechnik Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für Titelbild (wenn
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke Aufgabe 1: a) Bestimmen Sie die Darstellung der Zahl 113
2 Initialisierung clk_mkand= clk_produkt= multiplexer= init/>>1= 6 Schieben clk_mkand= clk_produkt= multiplexer= init/>>1=
Arithmetische Schaltungen c) Vervollständigen Sie nachfolgend abgebildeten Zustands-Automaten so, dass er den Multiplizierer wie gewünscht steuert. Nehmen Sie an, dass Sie zur Detektion des Schleifen-Abbruchs
9.1.2 Schieberegister Schieberegister (SR) sind einfache lineare Verkettungen von Speicherelementen. Nach dem Takt gilt folgendes: 1
Fakultät für Physik Prof. Dr. M. Weber, Dr. K. Rabbertz B. Siebenborn, P. Jung, P. Skwierawski, C. Thiele 19. Januar 2013 Übung Nr. 9 Inhaltsverzeichnis 9.1 Grundschaltungen (2P).....................................
Praktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
kanonische disjunktive Normalform (KDNF, DKF) Disjunktion einer Menge von Mintermen mit gleichen Variablen
5.6 Normalformen (4) Noch mehr aber besonders wichtige Begriffe kanonische disjunktive Normalform (KDNF, DKF) Disjunktion einer Menge von Mintermen mit gleichen Variablen Beispiel: KDNF zur Funktion f(,,,
C.34 C Normalformen (4) 5.7 Hauptsatz der Schaltalgebra. 5.7 Hauptsatz der Schaltalgebra (2) 5.7 Hauptsatz der Schaltalgebra (3)
5.6 Normalformen (4) Noch mehr aber besonders wichtige Begriffe kanonische disjunktive Normalform (KDNF, DKF) Disjunktion einer Menge von Mintermen mit gleichen Variablen Beispiel: KDNF zur Funktion f(,,,