o DE Al H 03 K H 03 K Entgegenhaltungen:

Transkript

1 BUNDEsREPUBLIK Off enlegungsschrift o int. CI: DEUTSCHLAND o DE Al H 03 K H 03 K Aktenzeichen: Anmeldetag: F DEUTSCHES Offenlegungstag: PATENT- UND MARKENAMT F a Anmelder: Stackelberg, Josef von, Barsbüttel, Erfinder: gleich Entgegenhaltungen: D E B2 US US JP Patents Abstracts of Japan: A.,E- 527,July 28,1987,V01.11,N0.231; A.,E- 546,Oct. 6,1987,Vo1.11,No.306; A.,E- 481,Feb. 20,1987,Vo1.11,No. 55; F Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen Prüfungsantrag gem. 44 PatG ist Realisierung Ternärer Grundschaltungen in CMOS Realisierung Ternärer Verknüpfungen in der Digitaltechnik durch Grundschaltungen in C MOS Technologie, bei denen die Zustände zwischen den Extremsignalwerten durch paarweise in Reihe geschalteten selbstleitenden MOS Transistoren hergestellt werden, um die zwischen den Extremsignalwerten liegenden Zustände stabil auf den Ausgang der Schaltung zu legen. Bislang werden ausschließlich binäre Digitalschaltungen in C MOS Technologie realisiert. Verknüpfungen ternärer Signale geschehen durch Einsatz von gewichteten Stromquellen oder Widerstandsnetzwerken. Durch Einsatz der C MOS Technologie im Bereich ternärer Verknüpfungen ist es möglich, in diesem Bereich die Vorzüge der C MOS Technologie zu nutzen und entsprechen- de Rechenprozesse aufzubauen. Bei entsprechender Dimensionierung der einzelnen Transistoren und entsprechendem Ausbau der Schaltungsmuster sind höherwertigere als ternäre Verknüpfungen F möglich. 0 F N Qa BUNDESDRUCKEREI /134/1 13

2 Beschreibung Erfindung Die Erfindung besteht in der Schaffung von mehr als zwei stabilen Zuständen durch Einsatz von paarweise in Reihe geschalteten selbstleitenden C-MOS-Transistoren, um die zwischen den beiden Extremwerten liegenden Spannungszustände stabil auf den Ausgang zu legen. Stand der Technik Derzeit werden ausschließlich binäre Schaltungen in C-MOS-Technologie realisiert. Die Realisierung höherwertiger Schaltungen gescliielit durcli Einsatz gewichteter Stromquellen oder durcli Einsatz von Widerstandsnetzwerken. Patentrechtlich geschützt werden sollen die auf den folgenden Seiten dargestellten Realisierungen von ternären Grundschaltungen durch Einsatz von in Reihe geschalteten selbstleitenden C-MOS-Transistoren. Die dabei entstehenden Funktionstabellen dienen der Erläuterung der Erfindung und sind nicht die Erfindung. Bei entsprechender Dimensionierung der Transistoren sind höhenvertige als ternäre Realisierungen mit einfachen Mitteln ohne weiteres möglich. Ternäre Grundschaltungen Begriffserläuterungen In der Vorstellung ternärer Grundschaltungen verwende ich einige Begriffe und Symbole, deren Bedeutungen ich vorher etwas erläutern wollte: bitz kleinste Informationseinheit in der binären Technik bit3 kleinste Informationseinheit in der ternären Technik AND, OR, NOT etc. Großgeschriebene Funktionen bzw. Operationen in Englisch sind solche der binären Technik UND, ODER, NICHT, SCHALTER etc. Großgeschriebene Funktionen bzw. Operationen in Deutsch sind solche der ternären Technik a Eins Elemente der binären Technik,, Elemente der ternären Technik Fette kursive Großbuchstaben bezeichnen Zahlenmengen: N Menge der natürlichen Zahlen Z Menge der ganzen Zahlen B Zahlenmenge der binären Technik, bestehend aus den Elementen 2 und Eins; B = {2, Eins} T Zahlenmenge der ternären Technik, bestehend aus den Elementen,, ; T = {,, } Ub Betriebsspannung gnd Masse, Bezugspotential Ut Schwellspannung beim Anreicherungs MOS Transistor Up Abschnürspannung beim Verarmungs MOS Transistor Die Zuordnung der Elemente bezüglich der verschiedenen Zahlenmengen geschieht nach folgenden Regeln: Z T B -1 = 0 = =, +1 = = Eins Einführung Der gedankliche Umgang mit ternären Systemen in der digitalen Schaltungstechnik ist nicht neu. Ein wesentlicher Punkt, sich damit auseinanderzusetzen, sind die Vorteile eines höhenvertigen als des binären Systems in der Digitaltechnik. Ein Element des ternären Systems kann drei verschiedene Zustände annehmen. Zur Bewältigung großer Datenmengen z. B. im Bereich von Speichermedien oder bei der Nachrichtenübertragung verkleinert sich die notwendige Wortlänge zur Erreichung eines geforderten Symbolumfanges doch beträchtlich: Vergleicht man das ternäre mit dem binären System, verringert sich die notwendige Wortlänge um folgenden Faktor: mit k = Exponent von 3 und n = Exponent von 2. Bei einer Breite von 16 bitz bei binären Zahlen benötigt man also "nur" 11 bit3, um den gleichen Symbolumfang mit ternären Zahlen zu erzielen. Beim Versuch, ein höherwertiges System technisch zu realisieren, haben allerdings die damit verbundenen Nachteile

3 dieser Systeme in Verbindung mit dem Entwicklungsweg unserer heutigen Digitaltechnik auf der Grundlage des Binär- Systems bislang den Umgang mit einem ternären System auf den Status eines theoretischen Exempels beschränkt (Grundlagen der digitalen Schaltungstechnik; Militärverlag der Deutschen Demokratischen Republik, 1982). Bedingt durch das Grundprinzip, von der Basis eines Zahlensystems mit nur einer Polarität auszugehen, ergeben sich schon bei den Grundschaltungen recht umfangreiche Gebilde, die zudem dem fundamentalen Vorzug der Digitaltechnik nach ei- 5 nem immer eindeutig diskreten Zustand nicht mehr gerecht werden, da die Zwischenzustände durch Teilung des maximalen Grundzustandes dargestellt werden können. Ich gehe von einem Zahlensystem aus, das aus einem negativen und einem positiven Element und der besteht (,, ). Ein wesentlicher Grund liegt darin, daß ich den Vorzug der Digitaltechnik, nämlich unter allen Umständen die Darstellung eines definierten diskreten Zustandes, nicht aufgeben möchte zugunsten einer pseudoanalogen 10 Lösung, wenn ich ausgehend von einem Fußpotential in (n-1) diskreten Schritten meine Zustände darstellen möchte. Man denke z. B. an Datenübertragung mit den damit verbundenen Spannungsabfällen auf einer Leitung oder älinliclien Verlusten, die diese Schwellen mehr und mehr verwischen. Sicherer bleibt die Trennung der Zustände, wenn das Bezugspotential in der Mitte liegt und der zweite und dritte Zustand durch die Polarität eindeutig identifizierbar bleibt. Des weiteren ist die Verwandtschaft eines Zahlensystems mit positiven und negativen Elementen mit den bei uns gebräuchlichen 15 mathematischen Zahlenmengen, die auch aus positiven und negativen Elementen bestehen, leichter ersichtlich. Mathematische Verknüpfungen sind mit weniger Aufwand realisierbar; die Subtraktion zweier Binärzahlen führt über die Addition mit dem sogenannten Zweierkomplement des Subtrahenden mit dem Minuenden. Grundfunktionen und -verknüpfungen 20 Diesem Zahlensystem ordne ich eine Reihe von Verknüpfungen zu, wobei ich mich hierbei an der Zahlenalgebra sowie an der in der Rechnertechnik verwendeten Boolschen Algebra orientiere: NICHT () = NICHT () = NICHT () =. Eine NICHT Operation nach folgender Vorschrift 25 Tabelle 1 Die NICHT Operation entspricht der Multiplikation mit (-1) in der Zahlenalgebra. Das Element "" wird hierbei nicht verändert. Nicht At = (-1). Ad G1. 2 Eine UND Verknüpfung mit folgender Verknüpfungstabelle Tabelle 2 UND Der Zusammenhang ist leicht erkennbar, das Ergebnis der Verknüpfung entspricht den Eingangszuständen, wenn alle Eingänge den gleichen Zustand aufzuweisen haben und ungleich sind. Die Funktion läßt sich algebraisch folgen- 55 dermaßen darstellen, wobei ich auf einen mathematischen Beweis des Zusammenhanges verzichte: UNDAi,=A,d*(I(~~id)l DIVn) n EN Ai, E T Aid E Z DIV: ganzzahlige Division ohne Rest. Betrachtet man die UND Verknüpfung jeweils bezüglich einer Polarität, so ist die Herkunft aus der Boolschen Algebra erkennbar. Diese Funktion ist ohne weiteres auch anwendbar, wenn man mit herkömmlichen binären Signalen arbeitet. 65

4 Eine ODER Verknüpfung mit folgender Verknüpfungstabelle Tabelle 3 ODER Der Ergebniszustand für den Fall, daß die beiden Eingänge jeweils gleich sind bzw. wenn einer der beiden Eingänge 15 "" ist, ergibt sich durch Anlehnung an die Boolsche Algebra. Das Ergebnis für den Fall, daß beide Eingänge jeweils entgegengesetzte Extremwerte annehmen, erhalten wir durch Anwendung der Zahlenalgebra: 20 Bei der Konstruktion einer Verknüpfung für drei Eingänge, die gleichwertig ODER verknüpft werden sollen, komme ich auf folgenden Zusammenhang: n ODER Ai, = SGN ( C Aia) i= 1 i= 1 n 25 nsn Ai, E T Aid E Z SGN ist Signumfunktion. 30 Gemäß dieser Formel wird die Summe der Eingänge gewichtet und der Ausgang entsprechend gesetzt. Dieser Zusammenhang gilt übrigens ebenso für die Boolsche ODER Verknüpfung wie auch für das binäre ODER. G1. 4 Eine SCHALTER Funktion mit folgender Verknüpfungstabelle 35 Tabelle 4 SCHALTER S teuereingang (gat e) rj.r( rß enw Die SCHALTER Funktion ist keine Funktion im mathematischen Sinn, sondern wird zur detektion benötigt. Sie entsteht aus der Tatsache, daß die "" nicht mehr ein gleichwertiger Zustand wie "" oder "" ist; der Zustand 50 "" gilt als Ruhezustand und führt in den Funktionen NICHT, UND und ODER nicht zu einem anderen eindeutig identifizierbaren Zustand, während bei der SCHALTER Verknüpfung ausschließlich die "" am Ausgang einen Zustand zuläßt, der über UND oder ODER wieder eindeutig ausgewertet werden kann. Bezüglich der Binärtechnologie stellt der SCHALTER einen Negierer dar, wenn man an den Signaleingang "signal" ein "" legt und den Zustand des Steuereinganges "gate" über den Ausgang auswertet bei Gleichsetzung der Zustände 55 "" und "Eins". Grundschaltungen Die technische Umsetzung der ternären Grundfunktionen geschieht in der Anwendung modifizierter CMOS Techno- 60 logie. Der wesentliche Unterschied zu den binären CMOS Schaltungen liegt in der verbindung, die sicherstellt, daß bei Sperrung der beiden äußeren Kanäle der punkt eindeutig am Ausgang liegt. Alle Transistoren werden nur im Schalterbetrieb verwendet, die Schwell- bzw. Abschnürspannungen so gewählt, daß keine Überschneidungen und undefinierten Zustände entstehen können. 65 NICHT Glied Die Transistoren M1 und M2 sind als komplementäre MOS Transistoren vom Anreicherungstyp mit Schwellspannungen von 1,4. Ub bzw. 1,4. Ub ausgelegt, die Transistoren M3 und M4 sind Verarmungstypen mit Abschnürspannungen

5 DE A 1 von 0,4 U b bzw. -0,4 U b mit V cc = Üb und V ee = -U b. Legt man an den Eingang a eine Rampe, die von -U b bis +U b reicht, so erhält man am Ausgang y das entsprechend den Zuständen "", "" und "" zugehörige Signal. Wenn die Eingangsspannung im Bereich von -U b liegt, sind M2 und M4 gesperrt, Ml schaltet durch und legt +U b auf den Ausgang. Im Bereich von 0V läßt der Eingang die beiden Transistoren Ml und M2 gesperrt, die Reihenschaltung aus M3 und M4 ist niederohmig und legt das potential auf den Ausgang. Liegt die Eingangsspannung im Bereich von +U b, sind Ml und M3 gesperrt, M4 ist niederohmig und legt -U b auf den Ausgang. Die Schaltschwellen der Transistoren sind so gewählt, daß der Übergang von einem Zustand zum anderen nahtlos geschieht. NICHTUND Glied Beim NICHTUND ist die Verwandtschaft mit dem binären NAND ersichtlich: die Reihenschaltung der beiden Transistoren Ml und M2 bzw M3 und M4 lassen das Verknüpfungsergebnis der Eingangssignale auf den Ausgangspunkt erst zu, wenn beide Eingangssignale entweder den logischen Zustand "" oder "" aufweisen; die Parallelschaltung der Transistoren M5 und M7 bzw. M6 und M8 hält den Ausgangspunkt solange am definierten Massepunkt, bis beide Eingänge das gleiche Signal <> "" führen. Die Schaltschwellen werden hier entsprechend wie vorhin beim NICHT eingestellt. NICHTODER Glied Beim NICHTODER sind die beiden Transistoren Ml und M2 bzw M3 und M4, die die jeweilige Betriebsspannung m Abhängigkeit von den Eingangsspannungen an den Ausgangspunkt legen, parallel geschaltet, da bereits ein Eingangssignal den Ausgang setzen soll. Daher werden die Transistoren M5, M6, M7 und M8 seriell geschaltet, um die Leitung zum potential jederzeit hochohmig zu schalten, sobald ein Eingang ein Signal <> "" führt. Die Schwell- und Abschnürspannungen der Transistoren ergeben sich wie beim NICHT: Ml und M2 mit U t = -1,4 U b, M3 und M4 mit U t = 1,4 U b, M5 und M7 mit U p = -,4 U b und M6 und M8 mit U p = 0,4 U b. Um die von der Funktionstabelle gestellte Anforderung für den Fall zu erfüllen, daß ein Eingang "" und der andere "" ist, werden die beiden Eingänge mit zwei antiseriell geschalteten Zenerdioden mit einer Kniespannung von jeweils 0,4 U b verbunden. Die beiden Widerstände sollen die Eingänge hochohmig halten und ein unkontrolliertes Durchbrechen der Zenerdioden verhindern. Durch die spannungsbegrenzende Verbindung der beiden Eingänge wird verhindert, daß gleichzeitig Ml und M4 bzw M2 und M3 durchgeschaltet sein können, wenn an den beiden Eingängen jeweils einmal "" und einmal "" anliegt. Dreifach NICHTODER Soll ein Mehrfach NICHTODER mit mehr als zwei Eingängen realisiert werden, so müssen alle Eingänge mit jeweils einer Zenerstrecke miteinander verbunden werden. Beim Dreifach NICHTODER ergibt dies bereits sechs Zenerdioden, beim Vierfach NICHTODER liegt man bei zwölf Zenerdioden. Außerdem wird an die Höhe der Spannung an den einzelnen Eingängen die Anforderung gestellt, daß sie möglichst gleich groß sind, da sonst eine Verzerrung der Funktionstabelle die Folge sein könnte. Tabelle 5 a b c y a b c y a b c y Diese Tabelle erfüllt die Gleichung Gl. 4 für ODER Funktionen. NICHTSCHALTER Funktion Die NICHTSCHALTER Funktion dient der detektion, d. h. nur wenn am Eingang "gate" das Signal "" anliegt, wird das Signal am Eingang "signal" auf den Inverter M1-M4 gelegt; der Eingang "signal" wird invertiert am Aus 65 gang dargestellt. Zur Realisierung wird das Signal "gate" an die Gates der Transistoren M5 bis M8 gelegt und schaltet in Verbindung mit dem Signal "signal", das am Drain der Verarmungstransistoren M6 und M8 und am Source der Anreicherungstransistoren M5 und M7 liegt, die Gates der Transistoren Ml bis M4 entsprechend der Verknüpfungsvorschrift.

6 Das Signal "signal" liegt an den Transistoren M7 und M8 an den Drains, weil bei "signal = " am Transistor M8 bzw "signal = " am Transistor M7 ein rückwärts fließender Drainstrom das vollständige Sperren der Transistoren verhindern würde. Die Schwell- und Abschnürspannungen der Invertertransistoren entsprechen denen des NICHT. Die Transistoren im 5 Bereich des "gate" Eingang sind nach folgender Tabelle eingestellt: M5 M6 M7 M8 TYP N Enh. P Dep P Enh N Dep Schwell-/ Abschnür- SP-mg + 0,4 * U, + ub - 0,4 * Ub - ub Tabelle 6 Die beiden Widerstände R1 und R2 sind mit jeweils 50 MQ belegt. Sie dienen dazu, die Ladungen aus den Gates der Invertertransistoren wieder abfließen zu lassen, wenn die jeweils vorgeschalteten Transistoren vom niederohmigen in den hochohmigen Zustand wechseln; bei hochfrequenten Realisierungen werden diese Widerstände in ihren Werten ent- 25 sprechend herabgesetzt. Patentansprüche Der Patentanspruch bezieht sich auf die Realisierung ternärer Verknüpfungen durch den Einsatz von paarweise in 30 Reihe geschalteten selbstleitenden MOS Transistoren mit entsprechend eingestellten Abschnürspannungen. Die dabei entstehenden Funktionstabellen dienen der Erfindung, sind aber nicht die Erfindung. Bei entsprechender Dimensioniemng und Zusammenstellung der Transistoren der Schaltungen sind höherwertige als ternäre Verknüpfungen möglich. 35 Hierzu 5 Seite(n) Zeichnungen