II. Formalismus assoziativer Netze für VLSI - Implementierung

Größe: px

Ab Seite anzeigen:

Download "II. Formalismus assoziativer Netze für VLSI - Implementierung"

Bärbel Eberhardt
vor 8 Jahren
Abrufe

1 II. Formalismus assoziativer Netze für VLSI - Implementierung Um die Eigenschaften und die Verwendungsmöglichkeiten neuronaler Netzwerkmodelle beschreiben und vergleichen zu können, bedarf es einer allgemeinen, formalen Beschreibungsform. Diese Beschreibungsform sollte nach

Netzwerkmodelle beschreiben und vergleichen zu können, bedarf es

3 Ein Prozessorelement wird somit charakterisiert durch die n Eingabeleitungen,

4 wobei der Exponent -a - TH durch einen Parameter T skaliert sein

5 rechnete Ausgabe mit der vorgegebenen Ausgabe übereinstimmt (es gilt: öj=0 => Awjj = 0 => W konstant). Überwachte Lernverfahren werden im Kapitel V untersucht, wobei im Hinblick auf eine schaltungstechnische Realisierung zwischen lokalen Regeln (Delta-Regel), bei denen die Größen lokal an jedem Prozessorelement zur Verfügung stehen,

Überwachte Lernverfahren werden im Kapitel V untersucht, wobei im Hinblick auf eine

6 skala

7 Ein Netzwerk arbeitet im 'relaxation' (Fixpunkt)-Modus, wenn von

8 III. Zuverlässigkeit und Fehler von Bauelementen Die Integrationstechnik benötigt fehlertolerante und fehlerkorrigierende Speicherarchitekturen. Konventionelle Speicher funktionieren nur dann einwandfrei, wenn alle Funktionseinheiten korrekt arbeiten. Zusätzliche

fehlerkorrigierende Speicherarchitekturen.

9 Definition III.2 Es sei N(t) die Anzahl der funktionsfähigen Bauelemente zum diskreten Zeitpunkt t und N o die Anzahl der funktionsfähigen Einheiten zum Zeitpunkt t o (Beginn). Die Bestandsfunktion R: IN --> R wird definiert durch: R(t) = N(t) N O und die Ausfallfunktion F: N --> tr durch F(t) =

Zeitpunkt t und N o die Anzahl der funktionsfähigen Einheiten zum

10 Methode ist die Lagerung des Bauelements bei einer erhöhten Umgebungstemperatur (burn-in). Nach Arrhenius gilt: X = K A e A, wobei E A die Aktivierungsenergie ist. Im Bereich II ist die Ausfallrate X annähernd konstant. In diesem Zeitraum

11 Bei der Fertigstellung von Bauelementen kommt es aufgrund von herstellungsbedingten Unzulänglichkeiten (Maskenjustierung, Unterdif Fusion, Unterätzen, Lichtbrechung usw.) zu einer Streuung von Parametern (z.b. der Schwellenspannung). Schwankungsbreiten von 0% und mehr über einen Wafer sind durchaus normal; die Schwankungen von Parametern über einen Chip oder gar über benachbarte Schaltungselemente sind wesentlich kleiner. Abbildung III.2 zeigt die Verteilung der Schwellenspannung (V T ) über einen Wafer. Das Histogramm folgt nicht unbedingt einer Normal Verteilung. Es können ebenfalls sogenannte Ausreißer, also Werte weit weg vom Mittelwert, auftreten. In den meisten praktischen Fällen elektronischer Schaltungen stellt die Exponentialverteilung eine ausreichende Annäherung an das Verhalten der Bauelemente dar. (GOR74).

Schwankungsbreiten von 0% und mehr über einen Wafer sind durchaus normal; die Schwankungen von Parametern über einen Chip oder gar über benachbarte Schaltungselemente sind wesentlich kleiner.

12 IV.

13 Es ist klar, daß sich mit nur zwei Elementen, z.b. A = (0, }, jede Nachricht kodieren läßt. Die Addition zweier unabhängiger Nachrichten

14 Palm

15 l, falls a * TH: J Sj(a) = J ( 0, sonst a = «j(jl> Hj) A; TH: A ist der Schwellenwert (s. II.); V-T- Sj. P fc) = Sj- mit J. l l, fall, (Of A If > V w u. l, ; t 0, sonst! J IJ wobei i = l..n und t = l..z, z: Anzahl der Muster. - (? = { 6i l i = l..n}. - ü(pj, PJ) = 0 Vi,j «U.-n), P;, PJ c (ei, PJ) = l, Vi c U..n}, j {l..rn}, PJ 25, ej «g. - 4; (Pj) = l, Vj «U..m}, PJ 25. Der einfache Assoziativspeicher besteht aus m Prozessorelementen, die alle denselben binären Eingabevektor ^ aus den externen Eingabe-

- ü(pj, PJ) = 0 Vi,j «U.-n), P;, PJ 25. - c (ei, PJ) = l, Vi c U..n}, j {l..rn}, PJ 25, ej «g. - 4; (Pj) = l, Vj «U..m}, PJ 25.

17 IV.4

19 Betrachten wir zunächst einen Assoziativspeicher, der keine gestörten Verbindungselemente enthält und bei dem das Eingabemuster korrekt

20 O auelemente er Elektrotechnik p D-Plot.OÜ. O.O -= l.00 *> O Bauelemente er Bleie troteelmik p D-Plot.00 ü 0.0 l.00 * 36.0 Bauelemente.er Bleie troteehnl p D-Plot

O Bauelemente er Bleie troteelmik p - 0.

21 c-. mit T(a,b,c ) = TT -^--2---'= a T(a,c,b). i=o (PAL80)

22 Muster angenommen werden (l=o(log(n)), verwende ich die Binomial-

23 Iteration Gleichung IV. 0 z min z max Gleichung IV. z min z max

24 und damit gilt: J < z -^ log (l log (l -( ) v l) m-k' ' -< k \ *S > } m*n ' (IV.3) McClelland (RMC86) erhält mit einer stärken Einschränkung in (IV.2), der Abschätzung log (-x) = -x und der Annahme spärlich besetzter Ein-

26 Pon z Abbildung IV.9: Ein Bit Fehlerwahrscheinlichkeit > und Belegungswahrscheinlichkeit p on der Verbindungsgewichtsmatrix iv» Abhängigkeit von der Musteranzahl z. m = n = OOO, a) l = k = 3, b) l = k = 4. Tabelle IV.2 zeigt die Werte der Informationsspeicherkapazität, Gesamtund Bitfehleranzahl, Bitfehlerwahrscheinlichkeit und Belegungswahr-

28 T THj. = 0) = j)*(pon*i> *(l-pon*5) (IV.20) i=th j Beispiel IV. : Für p on

Ähnliche Dokumente

1 Grundprinzipien statistischer Schlußweisen

1 Grundprinzipien statistischer Schlußweisen Grundprinzipien statistischer Schlußweisen - - Grundprinzipien statistischer Schlußweisen Für die Analyse zufallsbehafteter Eingabegrößen und Leistungsparameter in diskreten Systemen durch Computersimulation