(Prüfungs-)Aufgaben zu Schaltnetzen

Transkript

1 (Prüfungs-)Aufgaben zu Schaltnetzen 1) Gegeben sei die binäre Funktion f(a,b,c,d) durch folgende Wertetabelle: a b c d f(a,b,c,d) a) Geben Sie die disjunktive Normalform der Funktion f(a,b,c,d) an: f(a,b,c,d) = b) Minimieren Sie die Funktion f durch topologische Minimierung im folgenden KV- Diagramm, indem sie das Diagramm ausfüllen und die Elementarblöcke durch Umrandung kennzeichnen. 0 1 b a d C Die diesen Elementarblöcken entsprechende Darstellung der Funktion ist f(a,b,c,d) = c) Zeichnen Sie das Schaltnetz für die Funktion f(a,b,c,d) normgerecht nach DIN.

2 3) In dieser Aufgabe sollen Sie einen Konverter entwickeln, der eine 4-bit-Binärzahl in eine zweistellige BCD-Zahl umwandelt (siehe auch Beispiele in der Tabelle in a)). a) Ergänzen Sie die folgende Wertetabelle (von der ersten BCD-Zahl wird nur die niedrigste Stelle E benötigt): Dezimal 4-bit-Binärzahl 2-stellige BCD-Zahl a b c d E D C B A Ohne Bewertung: Sie können das folgende KV-Diagramm verwenden, um sich die Lage der einzelnen Eingabewerte zu markieren. 0 1 b a d c b) Leiten Sie Schaltfunktionen für A, B, C, D und E her, indem Sie die folgenden KV- Diagramme ausfüllen und die verwendeten (bestmöglich zu wählenden) Elementarblöcke deutlich durch Umrandung kennzeichnen. <KV-Diagramme hier aus Platzgründen weggelassen.> c) Zeichnen Sie das Schaltnetz für den Konverter normgerecht nach DIN.

3 4) Gegeben sei die binäre Funktion f(a,b,c,d) durch folgende Wertetabelle: A b c d f(a,b,c,d) a) Die disjunktive Normalform der Funktion lautet f(a,b,c,d) = b) Minimieren Sie die Funktion f durch topologische Minimierung im folgenden KV- Diagramm, indem Sie das Diagramm ausfüllen und die Elementarblöcke durch Umrandung kennzeichnen. 0 1 b a d C Die diesen Elementarblöcken entsprechende Darstellung der Funktion ist f(a,b,c,d) = c) Zeichnen Sie das Schaltnetz für die Funktion f(a,b,c,d) normgerecht nach DIN.

4 5) Konstruieren Sie ein Schaltnetz zur Multiplikation von zwei 2-bit-Binärzahlen a 1 a 0 und b 1 b 0. Von den vier Funktionen für das Ergebnis c 3 c 2 c 1 c 0 sollen c 0 bis c 2 mit Hilfe von KV- Diagrammen hergeleitet und c 3 direkt abgelesen werden. Wertetabelle: b 1 b 0 a 1 a 0 c 3 c 2 c 1 c Muster-KV-Diagramm zum Eintragen der Belegung der Felder (wird nicht bewertet): 0 1 a 1 a 0 b 1 b 0 <Vorgegebene KV-Diagramme aus Platzgründen weggelassen.> c 0 = c 1 = c 2 = c 3 = Zeichnen Sie die Schaltnetze für die Funktionen c 0 bis c 3 nach DIN.

5 6) Eine Schaltfunktion von 4 Variablen f(a,b,c,d) habe genau dann den Wert 1, wenn mindestens 3 der 4 Variablen den Wert 1 haben. a) Geben Sie die disjunktive Normalform (DNF) von f an. b) Führen Sie eine Minimierung mittels KV-Diagramm durch. Die Elementarblöcke sind deutlich durch Umrandung zu kennzeichnen. Wie lautet die minimierte Version? c) Zeichnen Sie die vereinfachte Funktion in Form eines Schaltnetzes nach DIN. 7) Entwerfen Sie ein Schaltnetz zur Multiplikation zweier zweistelliger Binärzahlen. a0 a1 f(a,b) = x0 x1 b0 a * b x2 b1 x3 a) Ergänzen Sie die folgende Wertetabelle, die das Verhalten des Multiplizierers beschreibt. Multiplikand Multiplikator Produkt a1 a0 b1 b0 x3 x2 x1 x0

6 b) Wie lautet die DNF für x0 : x1 : x2 : x3 : c) Leiten Sie nachfolgend die Schaltfunktionen für x0, x1, x2 und x3 her. Verwenden Sie dazu die KV-Diagramme und minimieren Sie die Funktionen durch deutliche Kennzeichnung (Umrandung) der Elementarblöcke. (KV-Diagramme hier aus Platzgründen weggelassen) d) Zeichnen Sie das Schaltnetz für den 2-bit-Multiplizierer nach DIN a0 a1 b0 b1 8) Gegeben sei der folgende Code für die Dezimalziffern: dezimal d c b a a) Um welchen Code handelt es sich? b) Zeichnen Sie den Codebaum für diesen Code, und zwar folgendermaßen: d (das msb) sei oben, gehen Sie mit 1 nach links, mit 0 nach rechts! c) Entwerfen Sie ein Schaltnetz f(a,b,c,d) (einen "Aufrundungsdetektor"), das auf den Codewörtern für die Zahlen kleiner als 5 eine 0, für die Zahlen >5 eine 1 ausgibt.

7 dezimal d c b a f(a,b,c,d) Führen Sie eine Minimierung unter Verwendung des nachfolgenden KV-Diagramms durch. Berücksichtigen Sie dabei auch evtl. don't-care-felder. Die Elementarblöcke sind deutlich durch Umrandung zu kennzeichnen. Hinweis: Es ist hilfreich, sich zuerst die Dezimalbelegung des Codes einzutragen. 0 1 b a d c d) Geben Sie die Funktionsdarstellung für die vereinfachte Funktion f an. f(a,b,c,d) = e) Zeichnen Sie das Schaltnetz für die Funktion f nach DIN.

8 9) In einer Anwendung sollen BCD-Zahlen über eine unzuverlässige Leitung übertragen werden. Deswegen sollen die Zahlen durch ein Paritätsbit ergänzt werden. a) Was wird beim BCD-Code durch die Hinzufügung eines Paritätsbits im Hinblick auf Fehlererkennung und Fehlerbehebung erreicht? (Mit Begründung) b) Stellen Sie die Wertetabelle für die Funktion P ger (a,b,c,d) auf, die für die BCD-Zahlen das Paritätsbit für gerade Parität darstellt. Wertetabelle: d c b a P ger (a,b,c,d) c) Füllen Sie das KV-Diagramm für die Funktion P ger aus und geben Sie die zugehörige Funktionsdarstellung von P ger an. P ger 0 1 b a d c P ger = d) Wie leitet sich aus der Funktion P ger die Funktion P unger ab, die das Paritätsbit für ungerade Parität darstellt? e) Geben Sie (irgendeine Funktionsdarstellung für) die Funktion P unger an. P unger = f) Zeichnen Sie das Schaltnetz für die Funktion P ger nach DIN.

9 10) In einer Anwendung sollen im 3-Exzeß-Code dargestellte Zahlen über eine unzuverlässige Leitung übertragen werden. Deswegen sollen die Zahlen durch ein Paritätsbit ergänzt werden. a) Was wird beim 3-Exzeß-Code durch die Hinzufügung eines Paritätsbits im Hinblick auf Fehlererkennung und Fehlerbehebung erreicht? (Mit kurzer Begründung.) b) Stellen Sie die Wertetabelle für die Funktion P ger (a,b,c,d) auf, die für die Codewörter des 3-Exzeß-Codes das Paritätsbit für gerade Parität darstellt. (Hinweis: Achten Sie auf evtl. mögliche don t-care-bedingungen.) Wertetabelle: d c b a P ger (a,b,c,d) c) Füllen Sie das KV-Diagramm für die Funktion P ger aus, zeichnen Sie (optimale) Elementarblöcke ein, und geben Sie die zugehörige Funktionsdarstellung von P ger an. P ger 0 1 b a d c P ger = d) Wie leitet sich aus der Funktion P ger die Funktion P unger ab, die das Paritätsbit für ungerade Parität darstellt? e) Zeichnen Sie das Schaltnetz für die Funktion P ger nach DIN.

10 11) In dieser Aufgabe sollen Sie einen Primzahldetektor für 4-stellige Binärzahlen entwickeln. a) Stellen Sie die Wertetabelle für die Funktion f (a,b,c,d) auf, die genau an den Binärdarstellungen von Primzahlen den Wert 1 annimmt. (Hinweise: in diesem Bereich gibt es 6 Primzahlen. Die 1 ist natürlich keine Primzahl.) Wertetabelle: d c b a f (a,b,c,d) b) Füllen Sie das KV-Diagramm für die Funktion f aus, zeichnen Sie (optimale) Elementarblöcke ein, und geben Sie die zugehörige Funktionsdarstellung von f an. f 0 1 b a d c f (a, b, c, d) = c) Zeichnen Sie das Schaltnetz für die Funktion f nach DIN.

11 12) Betrachten Sie die Funktion f (a,b,c,d) = a b c d + a b c d + a b c d + a b c d + a b c d + a b c d a) Stellen Sie die Wertetabelle für die Funktion f (a,b,c,d) auf. Wertetabelle: d c b a f (a,b,c,d) b) Geben Sie die (aufsteigende) Folge der Dezimalzahlen an, für die f den Wert 1 hat. c) (Zusatzaufgabe: 2 Zusatzpunkte) Welche Zahlenfolge ist das? Welches ist das nächste Element der Folge? d) Füllen Sie das KV-Diagramm für die Funktion f aus, zeichnen Sie (optimale) Elementarblöcke ein, und geben Sie die zugehörige Funktionsdarstellung von f an. f 0 1 b a d c f (a, b, c, d) = e) Zeichnen Sie das Schaltnetz für die Funktion f nach DIN.

12 13) 4-Bit-Binärzahlen sollen durch Prüfbits zu einem 1-Bit-fehlerkorrigierenden Code ergänzt werden. Dazu werden die Prüfbits p, q, r gemäß folgender Tabelle verwendet (dies ist ein Hammingcode): Wertetabelle: d c b a r q p a) Füllen Sie die folgenden KV-Diagramme für die Funktionen p, q und r aus, und führen Sie jeweils eine topologische Minimierung durch. (KV-Diagramme aus Platzgründen weggelassen) b) Zeichnen Sie das Schaltnetz für eine der Funktionen p, q oder r nach DIN. c) Der Empfänger einer gemäß obigem Code codierten Nachricht erhält das Wort d c b a r q p 1 das nach obiger Tabelle kein Codewort, also fehlerhaft ist. Welches Bit wurde falsch übertragen (mit Begründung bzw. Herleitung) 14) Ein UND- und ein ODER-Gatter mit 2 Eingängen benötige jeweils eine Gatterlaufzeit, ein NOT-Gatter benötige keine Zeit. Wie lange benötigt ein aus Grundgattern aufgebauter Volladdierer (Vorlesung Kapitel Schaltnetze S. 13)? Begründen Sie Ihre Antwort.

13 15) Die Schaltung in Aufgabe x benötigt (u.a.) ein ODER-Gatter mit 5 Eingängen. a) Wie können Sie so ein Gatter aus (möglichst wenigen) ODER-Gattern mit je 2 Eingängen aufbauen? b) Wenn ein ODER-Gatter mit 2 Eingängen eine Zeiteinheit zum Schalten benötigt, wie lange benötigt dann die Schaltung aus Teil a) dieser Aufgabe? c) Eine prinzipiell wie in Teil a) aufgebaute ODER-Schaltung mit maximal wie vielen Eingängen kann in derselben Zeit schalten wie die Schaltung mit 5 Eingängen? 16) Gegeben sei das folgende Schaltnetz: a b f1 > 1 f2 a) Geben Sie die Wertetabellen für die Funktionen f 1 und f 2 an. b) Welcher Standard-Baustein wird somit durch dieses Schaltnetz realisiert, und welche Bedeutung haben dabei f 1 bzw. f 2? 17) Ein UND- und ein ODER-Gatter mit 2 Eingängen benötige jeweils eine Gatterlaufzeit, ein NOT-Gatter benötige keine Zeit. Gatter mit mehr Eingängen seien aus Gattern mit 2 Eingängen aufgebaut. a) Wie lange benötigt ein aus Grundgattern aufgebauter Volladdierer (Vorlesung Kapitel Schaltnetze S. 12/13)? Begründen Sie Ihre Antwort. b) Wie lange benötigt ein aus zwei Volladdierern aufgebauter 2-Bit-Ripple-Carry-Adder? (Achtung!)

14 18) In dieser Aufgabe soll ein expliziter 2-Bit-Binär-Addierer entwickelt und dessen Laufzeit bestimmt werden. a) Vervollständigen Sie zunächst die folgende Wertetabelle: Wertetabelle: X Y X+Y d c b a f 2 f 1 f weil 1+0 = 1 0 weil 1+1 = 2 0 weil 1+2 = b) Füllen Sie für die drei Funktionen die folgenden KV-Diagramme aus, und führen Sie jeweils eine topologische Minimierung durch. Wählen Sie die Elementarblöcke bestmöglich und kennzeichnen Sie diese deutlich. c) Zeichnen Sie das Schaltnetz für die Funktionen f 0 und f 2 nach DIN. d) Ein UND- und ein ODER-Gatter mit 2 Eingängen benötige jeweils eine Gatterlaufzeit, ein NOT-Gatter benötige keine Zeit. Gatter mit mehr Eingängen seien aus Gattern mit 2 Eingängen aufgebaut. Wie lange benötigt der von Ihnen konstruierte 2-Bit-Binäraddierer? Begründen Sie Ihre Antwort. 19) a) Wie Sie wissen, können bei den 4-fach-UND-Gattern am Digiboard nicht benötigte Eingänge einfach unbelegt bleiben. Wie sind die Eingänge also vorbelegt? Am Digiboard gibt es auch noch die Kombigatter >1 = >1 Die Eingänge sind genauso vorbelegt wie bei den normalen UND-Gattern.

15 b) Welche Funktion wird von folgender Schaltung realisiert (mit kurzer Begründung)? a b >1 (Nicht beschriftete Eingänge sind unbelegt) c) Ihnen sind die UND-Gatter am Digiboard ausgegangen. Belegen Sie die Eingänge eines Kombigatters so, dass die Funktion a*b realisiert wird. >1 20) Geben Sie eine Schaltung für die XOR-Funktion von zwei Variablen unter Verwendung von AND- und OR-Gattern an (und natürlich NOTs, die aber nicht als Gatter gezeichnet werden müssen). 21) Varianten zu Aufgabe 19: a) Welche Funktion wird von folgender Schaltung realisiert (nicht beschriftete Eingänge sind unbelegt)? a b >1 b) Ihnen sind die ODER-Gatter am Digiboard ausgegangen. Belegen Sie die Eingänge eines Kombigatters so, dass die Funktion a+b realisiert wird. >1

16 22) In dieser Aufgabe soll ein mod-5-berechner für die Zahlen des BCD-Codes entwickelt werden. a) Ergänzen Sie die folgende Wertetabelle: Wertetabelle: BCD mod 5 Dezimal d c b a f 2 f 1 f b) Füllen Sie für die drei Funktionen die folgenden KV-Diagramme aus, und führen Sie jeweils eine topologische Minimierung durch. Wählen Sie die Elementarblöcke bestmöglich, und kennzeichnen Sie diese deutlich. c) Zeichnen Sie das Schaltnetz für die Funktion f 0 nach DIN. d c b a d) Ein UND- und ein ODER-Gatter mit 2 Eingängen benötige jeweils eine Gatterlaufzeit, ein NOT-Gatter benötige keine Zeit. Wie lange benötigt jeweils die Berechnung der Funktionen f 0, f 1 und f 2? (Vergessen Sie nicht die Begründungen!)

17 23) In dieser Aufgabe soll ein Code-Konverter vom Aiken-Code in den BCD-Code entwickelt werden. Füllen Sie die folgende Wertetabelle aus: Wertetabelle: Aiken BCD Dezimal d c b a f 3 f 2 f 1 f a) Lesen Sie die einfachste der vier Funktionen direkt aus der Wertetabelle ab (tragen Sie den Index der Funktion und die Darstellung der Funktion ein): f = b) Füllen Sie für die anderen drei Funktionen die folgenden KV-Diagramme aus, und führen Sie jeweils eine topologische Minimierung durch. Wählen Sie die Elementarblöcke bestmöglich und kennzeichnen Sie diese deutlich. Ergänzen Sie jeweils den Buchstaben f durch den passenden Index. c) Zeichnen Sie das Schaltnetz für die vier Funktionen nach DIN. d c b a d) Ein UND- und ein ODER-Gatter mit 2 Eingängen benötige jeweils eine Gatterlaufzeit, ein NOT-Gatter benötige keine Zeit. Wie lange benötigt der von Ihnen konstruierte Code-Konverter? Begründen Sie Ihre Antwort.

18 24) In einer Anwendung sollen im Aiken-Code dargestellte Dezimalziffern über eine unzuverlässige Leitung übertragen werden. Deswegen sollen die Codewörter um ein Paritätsbit ergänzt werden. Aiken Dezimal d c b a a) Was wird beim Aiken-Code durch die Hinzufügung eines Paritätsbits im Hinblick auf Fehlererkennung und Fehlerbehebung erreicht? (Mit kurzer Begründung.) b) Stellen Sie die Wertetabelle für die Funktion P ger (a,b,c,d) auf, die für die Codewörter des Aiken-Codes das Paritätsbit für gerade Parität berechnet. (Hinweis: Achten Sie auf evtl. mögliche don t-care-bedingungen.) Wertetabelle: d c b a P ger (a,b,c,d)

19 c) Füllen Sie das folgende KV-Diagramm für die Funktion P ger aus, zeichnen Sie optimale Elementarblöcke ein, und geben Sie die zugehörige Funktionsdarstellung von P ger an. P ger 0 1 b a d c P ger = d) Geben Sie (irgend)eine Funktionsdarstellung der Funktion P unger an, die für die Codewörter des Aiken-Codes das Paritätsbit für ungerade Parität berechnet. P unger = e) Zeichnen Sie das Schaltnetz für die Funktion P ger nach DIN. f) Wie lange benötigt Ihre Schaltung in e), wenn ein UND- und ein ODER-Gatter mit 2 Eingängen jeweils eine Gatterlaufzeit, und NOT-Gatter keine Zeit benötigen. 25) Betrachten Sie einen wie üblich aufgebauten 4-Bit-Asynchronzähler: log. 1 Takt J C K J C K K K f 1 f 2 f 4 f 8 Tragen Sie alle Zwischenwerte, die bei den Zählschritten von 6 auf 7 auf 8 kurzzeitig in diesem Zähler entstehen, in die folgende Tabellle ein. (Beachten Sie die Reihenfolge der Funktionen f 1 bis f 8 in der Schaltung und in der Tabelle!) J C J C Dezimal f 8 f 4 f 2 f