G , Franz J. Hauck, Verteilte Systeme, Univ. Ulm, [2005s-TI1-G-Arith.fm, ]

Transkript

1 3.3 Paralleles Addierwerk 3.4 Serielles Addierwerk Shaltnetz zur Addition n-bit langer Summanden Synhrones Shaltwerk zur Addition n-bit langer Summanden a n-1 b n-1... a 2 b 2 a 1 b 1 a b in Clk a n-1 a 1 a b n-1 b 1 b s s n-1 s 1 s D Q out out s n-1 s 2 lange Gatterlaufzeit bis Endergebnis stabil Gatterlaufzeit: t = 2n t Ripple Carry Adder (RCA) s 1 s Shieberegister für Summanden und Ergebnis je eine Stelle pro Takt wird addiert (Ergebnis nah n Takten) Carry-Flip-Flop muss initialisiert werden G.13 G Carry-Look-Ahead-Addierer 3.5 Carry-Look-Ahead-Addierer (2) Beshleunigung der Addition Vermeidung des sequentiellen Durhlaufs der Überträge Idee: parallele Berehnung aller Stellenüberträge für jede Stelle i Es gilt für Stelle i i + 1 = a i b i + ( a i + b i ) i = G i + P i i mit G i = a i b i P i = a i + b i gibt an, ob Stelle i Carry generiert (Generate) gibt an, ob Stelle i Carry weitergeben muss (Propagate), falls vorherige Stelle Carry generiert oder weitergibt Shaltfunktionen für Überträge 1 = G + P 2 = G 1 + P 1 1 = G 1 + P 1 G + P 1 P 3 = G 2 + P 2 G 1 + P 2 P 1 1 = G 2 + P 2 G 1 + P 2 P 1 G + P 2 P 1 P... G.15 Berehnung der Überträge mit maximal 2 Gatterlaufzeiten möglih max. Anzahl der Gattereingänge hängt von der Breite des Addierers ab a 1 a 2 a 3 b b 1 b 2 b 3 arry logi 4 s s 3 arry logi s arry logi s Kaskadierung möglih pro CLA-Addierer nur 4 t Verzögerung 3 s 2 arry logi s 2 s 1 1 s G.16

2 3.6 Carry-Selet-Addierer Beshleunigung der Addition Idee: niht auf das Carry des niederwertigen Bloks warten, sondern beide Ergebnisse berehnen und später selektieren a 3 a 2 a 1 a b 3 b 2 b 1 b a 3 a 2 a 1 a b 3 b 2 b 1 b 3.7 Carry-Save-Addierer Mehr als zwei Summanden Überträge aus ersten Addition werden in der nähsten Addition berüksihtigt (keine Weitergabe der Überträge in der laufenden Addition) Beispiel: 4-Bit für vier Summanden 4-Bit RCA Addierer 4-Bit RCA Addierer 1 a 3 b 3 3 s a 2 b 2 2 s a 1 b 1 1 s a b s d 3 d 2 d 1 d 3 s s s HA s Multiplexer selektiert Endergebnis s 3 s 2 s 1 s Standardaddierer G.17 G.18 4 Binäre Subtraktion 4.2 Einerkomplement-Darstellung Subtrahierer kann ähnlih wie Addierer entwikelt werden Verwendung von Addierern zur Subtraktion Idee: a b = a + ( b) 4.1 Darstellung negativer ganzer Zahlen Vorzeihen und Betrag ein Bit repräsentiert Vorzeihen andere Bits repräsentieren Betrag der Zahl Beispiel: 11 2 = = 9 Nahteil: Vorzeihen muss für Berehnungen ausgewertet werden G.19 Berehnung des Einerkomplements einer Zahl N bei n Ziffern C = 2 n N 1 bei n Ziffern/Bits Komplement C entspriht dem Wert N Darstellung positiver ganzer Zahlen höherwertigste Ziffer z n 1 = andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z ) 2 = z i 2 i Darstellung negativer ganzer Zahlen höherwertigste Ziffer z n 1 = 1 andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z ) b = 2 n 1 z i 2 i i + + i G.2

3 4.2 Einerkomplement-Darstellung (2) Beispiel: Darstellungslänge n=4 1 2 = = 7 kleinste negative Zahl = = größte (negative) Zahl Nahteil Null hat zwei untershiedlihe Darstellungen ( und 1111 bei Länge 4) Vorteil der Einerkomplement-Darstellung einfahe Umwandlung von positiver zu negativer Zahl und umgekehrt jede Ziffer wird invertiert : z i ' = 2 1 z i Beispiel: aus 1 2 wird (aus 7 wird 7) 4.2 Einerkomplement-Darstellung (3) Addition Einsatz von leiht modifizierten Standardaddierern für Zahlen in Einerkomplement-Darstellung Carry-out muss zum Ergebnis addiert werden ohne Überlauf kommt Carry-out nur bei Addition von ein oder zwei negativen Zahlen vor X+ ( Y) mit Y als 2 n Y 1 wird zu X + 2 n Y 1 Übertrag 2 n gleiht 1 aus ( X) + ( Y) wird zu 2 n X n Y 1 Übertrag 2 n gleiht 1 aus, übrig bleibt 2 n ( X+ Y) 1 also eine Zahl im Einerkomplement Subtraktion vorherige Komplementbildung durh Invertierung der Ziffern G.21 G Einerkomplement-Darstellung (4) 4.2 Einerkomplement-Darstellung (5) Additionsshaltwerk für Einerkomplement a n-1 b n-1 a 2 b 2 a 1 b 1... out a b HA Einerkomplement heute kaum mehr im Einsatz doppelte Darstellung der Null Verwendung modifizierter Standardaddierer je ein Shaltnetz für rein positive Zahlen und Zahlen im Einerkomplement erforderlih (oder ein umshaltbares Shaltnetz) HA... HA HA HA s n-1 s 2 s 1 s Rükführen und Addieren des Carry-out-Signals G.23 G.24

4 4.3 Zweierkomplement-Darstellung Berehnung des Zweierkomplements einer Zahl N bei n Ziffern C = 2 n N bei n Ziffern/Bits Komplement C entspriht dem Wert N 4.3 Zweierkomplement-Darstellung (2) Beispiel: Darstellungslänge n=4 1 2 = = 8 kleinste negative Zahl = = 1 größte negative Zahl Darstellung positiver ganzer Zahlen höherwertigste Ziffer z n 1 = andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z ) 2 = z i 2 i Darstellung negativer ganzer Zahlen höherwertigste Ziffer z n 1 = 1 andere Ziffern unbeshränkt Wert: ( z n 1,, z 1, z ) 2 = 2 n + z i 2 i i i Vorteil der Zweierkomplement-Darstellung eindeutige Darstellung der Null ( bei Länge n=4) einfahe Umwandlung von positiver zu negativer Zahl und umgekehrt jede Ziffer wird invertiert : z i ' = 2 1 z i anshließend 1 auf niederwertigste Stelle addieren (Zweierkomplement ist um eins größer als Einerkomplement) Beispiel: aus 11 2 wird 11 2 und dann (aus 7 wird 7) G.25 G Zweierkomplement-Darstellung (3) 4.4 Subtraktion im Zweierkomplement Nahteil Addier- und Subtrahierwerk für kleinste negative Zahl ist das Zweierkomplement niht mehr darstellbar ( 1) 2 = 8 wird zu ( 1) 2 = 8 (?) 8 bereits außerhalb des Darstellungsbereihs (Überlauf) a 3 b 3 a 2 b 2 a 1 b 1 a b Addition Einsatz von Standardaddierern für Zahlen im Zweierkomplement Subtraktion vorherige Komplementbildung eines Summanden erfordert Invertierung der Ziffern Addition von 1 kann durh gesetzten Carry-Eingang erzielt werden out Standardaddierer in s 3 s 2 s 1 s beim Subtrahieren: Invertieren der b-eingänge durh XOR-Gatter Addieren von 1 durh gesetztes Carry-in Überlauferkennung: out in bei Subtraktion ist gesetztes Carry-out der Normalfall ADD, SUB G.27 G.28

5 4.5 Zahlenraum der Zweierkomplement- Darstellung Zahlenraum für n-stellige Register Beispiel: n=4 Binärdarstellung positiver Wert Wert im Zweierkomplement G.29 5 Binäre Multiplikation Shriftlihe Multiplikation auf Binärzahlen (rein positive Zahlen) 11 x Übertragung auf den Rehner Kontrolle: 3 x 1 = = 3 Realisierung in Hardware: Addierer und Shieberegister Realisierung in Software: Addition und Bittest/Shieberegister einige Prozessoren besitzen keine Multiplikationshardware G Vorzeihenlose Multiplikation 5.1 Vorzeihenlose Multiplikation (2) out Alternative A: serielles Shaltwerk zur Multiplikation n a n-1... a 1 a b n-1... b 1 b n shift right b n-bit-addierer add Steuerwerk lear p n shift right p p 2n-1... p n+1 p n p n-1... p 1 p Löshe p (lear p) n-mal: ermittle b (shift right b) addiere a auf (p 2n-1,...p n+1, p n ) 2 oder niht je nah b (add) vershiebe p einshließlih out der vorherigen Addition (shift right p) Alternative B: Array-Multiplizierer Shaltwerk für das shriftlihe Multiplikationsshema Beispiel: n = 4 a 3 a 2 a 1 a x b 3 b 2 b 1 b + a 3 b 3 p 7 p 6 p 5 p 4 a 3 b a 2 b a 1 b a 3 b 1 a 2 b 1 a 1 b 1 a b 1 a 3 b 2 a 2 b 2 a 1 b 2 a b 2 a 2 b 3 a 1 b 3 a b 3 a b p 3 p 2 p 1 p Einsatz von Carry-Save-Addierern für die einzelnen Zeilen UND-Verknüfung G.31 G.32

6 5.1 Vorzeihenlose Multiplikation (3) 5.1 Vorzeihenlose Multiplikation (4) Alternative B: Array-Multiplizierer Shaltwerk für n = 4 s in a i b i b i out in a i s out p 7 p 6 p 5 p 4 a 3 a 2 a 1 a b b 1 b 2 b 3 p 3 p 2 p 1 p Alternative C: Alternative B und Wallae-Baum von CS-Addierern baumförmige statt sequentielle Anordnung der Beispiel: n = 8 z 3 z 2 z 1 z 8 z 7 z 6 z 5 z 4 z 3 z 2 z 1 z 4 z 5 z 6 Wallae-Baum z 7 z 8 RCA Vorteil: geringere Gatterlaufzeit RCA -Kette G.33 G Vorzeihenlose Multiplikation (5) Alternative D: zweistufiges Shaltnetz für Multiplizierer z.b. als PROM/ROM Shnellste Variante Extrem aufwändig 2 2n 2n Bits notwendig Übergang zu kleineren Blokmultiplizierer (Radixmultiplizierer) Blokmultiplizierer für k-bit als ROM-Implementierung blokweises Multipliziereren Addieren der Blöke mit 5.2 Multiplikation für Zweierkomplement- Darstellung n-bit-breites Ergebnis bei Multiplikation n-bit breiter Zahlen auh für Zweierkomplement korrekt Beispiel: 2 x 3 = 6 (bein n = 4) 111 x = 6 Problem: Überlauf Ergebnis passt meist niht in n Bits 2n-Bit-breites Ergebnis ist niht korrekt = 42 G.35 G.36

7 5.2 Multiplikation für Zweierkomplement (2) Alternative A: Erweiterung der Faktoren auf 2n-Bit Vorzeihenerweiterung z.b. aus 111 wird , aus 11 wird 11 Nahteil 2n-Bit-breiter Addierer 2n statt n Runden/Additionen (bei seriellem Addierer) 5.2 Multiplikation für Zweierkomplement (3) Alternative B: Addition eines Korrekturfaktor a ( b) = a ( 2 n b) = 2 n a ( a b) ( a) b = ( 2 n a) b = 2 n b ( a b) ( a) ( b) = ( 2 n b) ( 2 n a) = 2 2n 2 n a 2 n b + a b statt 2 2n a b bzw. a b Korrekturfaktor für a ( b) : 2 2n 2 n a = 2 n ( 2 n a) Korrekturfaktor für ( a) b : 2 2n 2 n b = 2 n ( 2 n b) Korrekturfaktor für ( a) ( b) : 2 n a + 2 n b Nahteil: Zusatzaufwand G.37 G Multiplikation für Zweierkomplement (4) Alternative C: getrennte Behandlung des Vorzeihens Umwandlung der Faktoren in positive Zahlen Berehnung des Ergebnisvorzeihens Anpassen des Ergebnisses Nahteil: Zusatzaufwand 5.2 Multiplikation für Zweierkomplement (5) Alternative D: Verfahren nah Booth Idee: a 111 = a 1 a 1 gilt auh für skalierte Bitfolge, z.b. a 111 = a 1 a 1 Folge von 1-Bits lässt sih durh eine Addition und eine Subtraktion multiplizieren Algorithmus nah Booth betrahte alle Bits b i und gleihzeitig Bit b i 1 ( b 1 wird als definiert) ( b i, b i 1 ) 2 = 1 2 addiere a 2 i (Beginn einer 1-Folge) ( b i, b i 1 ) 2 = 1 2 subtrahiere a 2 i (Ende einer 1-Folge) ( b i, b i 1 ) 2 = oder 2 b i, b i 1 = 11 2 tue nihts G.39 G.4

8 5.2 Multiplikation für Zweierkomplement (6) 5.2 Multiplikation für Zweierkomplement (7) Alternative D: Verfahren nah Booth Subtraktion durh Addition des Zweierkomplements gültige Ergebnisse auh für negative Zahlen (Zweierkomplement) n-bit breiter Addierer ausreihend durh geshiktes Shieben Shiebeoperation mit Vorzeihenpropagierung (Vorzeihen wird verdoppelt) Alternative D: Verfahren nah Booth Beispiel: 2 x 3 = 6 (bei n = 4) 111 x 11 Start Shift 11 1 Shift Shift Shift = 6 G.41 G Multiplikation für Zweierkomplement (8) Alternative D: Verfahren nah Booth Beispiel: 3 x 2 = 6 6 Binäre Division Papier- und Bleistift-Version Beispiel: 13 / 9 =? 11 x 111 Start 111 Shift Shift Shift Shift = / 11 = Unterlauf / negatives Ergebnis +11 Korrektur Rest Quotient Kontrolle: 13 / 9 = 11 Rest 4 Verfahren auh Restoring-Division genannt, da durh Korrektur ursprüngliher Divident wiederhergestellt wird G.43 G.44

9 6 Binäre Division (2) Mathematish Divident / Divisor = Quotient + Rest / Divisor oder Divident = Quotient x Divisor + Rest häufig verlangt: Rest hat gleihes Vorzeihen wie Divident Überlauf möglih, wenn Quotient niht so breit wie Divident 6.1 Restoring Division Einsatz von Addition/Subtraktion und Shiebeoperationen in jedem Shritt testweise Subtraktion des skalierten Divisors b vom Dividenten a q i = 1 falls a b q i = und Korrektur falls a b< Nahholen signifikanter Ziffern zum Zwishenergebnis durh Shiebeoperation G.45 G Restoring Division (2) Serielles Dividierwerk für vorzeihenlose Zahlen n b n-1... b 1 b n n-bit-addierer/ Subtrahierer n out add/sub load q Steuerwerk shift left q 6.1 Restoring Division (3) Vorzeihenbehaftete Division mit Zweierkomplement-Darstellung Verfahren im Prinzip identish jedoh: untershiedlihe Erkennung von Unterläufen Propagierung des Vorzeihens in oberer Hälfte von q beim Laden q 2n-1... q n+1 q n q n-1... q 1 q lade q: obere Hälfte =, untere Hälfte = a (load q) n-mal: shiebe q nah links (shift left q) subtrahiere b von obere Hälfte q (sub): negativ: q = und addiere b zurük (add) / positiv: q = 1 Ergebnis: obere Hälfte q = Rest, untere Hälfte q = Quotient G.47 G.48

10 6.2 Non-Restoring Division Restoring Division Divisor wird subtrahiert falls Unterlauf (Ergebnis negativ) Divisor wird wieder addiert im nähsten Durhlauf wird die Hälfte des Divisor subtrahiert (Linksshift des Dividenten vor der Subtraktion) Idee bei Unterlauf wird stattdessen Hälfte des Divisors addiert Ersparnisse einer Addition bzw. Subtraktion 7 BCD-Arithemtik BCD-Code 4-Bit Darstellung von Dezimalzahlen im Rehner Wert Darstellung Darstellung Wert verbotene Codes Zahlendarstellung mit mehreren 4-Bit breiten Ziffern, z.b entspriht der Dezimalzahl 139 G.49 G.5 7 BCD-Arithemtik Vorteil leihtes Umwandeln von Dezimalzahlen in BCD-odierte Zahlen Rehnen mit BCD-odierten Zahlen spezielle Rehenwerke Unterstützung in gängigen Prozessoren zumindest für Addition und Subtraktion Nahteil oft niht alle Rehenoperationen in Hardware unterstützt Rehenoperation in Software ineffizient Vershwendung von Speiherplatz 8 Festkomma-Zahlendarstellung Feste Kommaposition bei der Darstellung von Zahlen Beispiel: n = 4, Komma an Position k = 2 Registerinhalt 11 bedeutet 1,1 2 bedeutet 1,5 allgemeine Wertberehnung (für positive Zahlen): ( z n k 1,, z 1, z, z 1,, z k ) 2 = z i 2 i negative Zahlen analog i Rehenoperationen Addition und Subtraktion unverändert Multiplikation Ergebnis hat 2k Nahkommastellen Division Einfügen des Ergebniskommas sobald erste Nahkommastelle des Dividenten berührt wird G.51 G.52

11 9 Fließkomma-Zahlendarstellung Darstellung großer und kleiner Zahlen mit gleihem Verfahren Idee Darstellung einer Anzahl von Ziffern (Mantisse) plus Darstellung der Position des Kommas (Fließkomma, Gleitkomma) Beispiele 12345, k = 2 : 123, , k = 5 :, , k = 4 : Beispiel: wissenshaftlihe Notation des Tashenrehners 1, entspriht Exponent zur Basis 1 gibt Position des Kommas an 9 Fließkomma-Zahlendarstellung (2) Allgemein Zahl x wird dargestellt als: x = m b e e wird auh Charakteristik genannt Normalisierung Zahl x heißt normalisiert, wenn gilt: 1 m< b Beispiel für b = 1: wird dargestellt als 1, Wert der Mantisse zwishen 1 und 1 Beispiel für b = 2: 3,625 wird dargestellt als 1, Wert der Mantisse zwishen 1 und 2 G.53 G Binäre Darstellung von Fließkommazahlen Freiheitsgrade bei der Darstellung Gesamtlänge der Darstellung Länge der Exponentendarstellung (Länge der Mantissendarstellung) Darstellung der Mantisse (Einer-, Zweierkomplement oder Vorzeihen und Betrag) Darstellung des Exponenten (Einer-, Zweierkomplement, Vorzeihen und Betrag oder Biased Exponent) Biased Exponent Darstellung des Exponenten ist immer positiv und um eine Konstante höher als der tatsählihe Wert (Bias) Beispiel: Bias B = 63, Exponent e = 8 Darstellung e Darst = 55 Vorteil: durhgängiger positiver Nummernraum für die Charakteristik 9.2 IEEE 754 Darstellung Standard zur Vereinheitlihung der untershiedlihen Darstellungen Aufbau einer IEEE 754 Fließkommazahl s e m Mantisse (Länge M) Exponent (Länge E) Vorzeihen allgemeine Wertberehnung: x = ( 1) 1, m 2 e B erste Ziffer (immer 1) wird niht in Mantisse gespeihert Bias B hängt von der Länge der Exponentendarstellung E ab: B = gültige Charakteristiken: < e< 2 E 1 (Werte und 2 E 1 sind reserviert) 2 E 1 1 G.55 G.56

12 9.2 IEEE 754 Darstellung Spezielle Werte Null / Zero Vorzeihen s, e =, m = (positive und negative Null) Unendlih / Infinity symbolishe Darstellung für unendlih große Zahl Vorzeihen s, e = 2 E 1, m = (positiv und negativ Unendlih) NaN / Not a number Vorzeihen s, e = 2 E 1, m denormalisierte Zahlen (kleiner als kleinste normalisierte Zahl) Vorzeihen s, e =, m Wertberehnung: ( 1) s, m 2 1 B 9.2 IEEE 754 Darstellung Formatdefinitionen Single Preision Double Preision Quad Preision Gesamtlänge (N) 32 Bit 64 Bit 128 Bit Vorzeihen 1 Bit 1 Bit 1 Bit Mantissen (M) 23 Bit 52 Bit 112 Bit Exponent (E) 8 Bit 11 Bit 15 Bit Bias (B) x min (norm.) x min (denorm.) x max ( ) ( ) ( ) zusätzlihes Format: Extended Preision zwishen Double und Quad (herstellerabhängig definierbar) G.57 G Rehenoperationen Beispiel IEEE 754 Darstellung Addition/Subtraktion denormalisiere Zahl mit kleinerem Exponent d.h. Exponenten auf gleihen Wert bringen addiere oder subtrahiere Mantissen normalisiere Mantisse berehne Vorzeihen des Ergebnisses Multiplikation/Division multipliziere/dividiere Mantissen addiere/subtrahiere Exponenten normalisiere Mantisse berehne Vorzeihen des Ergebnisses G.59