Arithmetik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
|
|
- Bernt Vogt
- vor 8 Jahren
- Abrufe
Transkript
1 Arithmetik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
2 Übersicht Zahlendarstellung Addition und Subtraktion Multiplikation Division Fest- und Gleitkommazahlen Arithmetik 2
3 Lernziele Realisierung von Rechenwerken für alle vier arithmetischen Grundoperationen (+,, *, /) auf ganzen Zahlen mit Implementierung als Schaltnetz bzw. Schaltwerk Abschätzung des Zeitbedarfs für eine Operation Möglichkeiten der Beschleunigung Behandlung negativer Zahlen. Darstellung und Rechnen von/mit Festkommazahlen Verständnis von Gleitkommazahlen Aufbau gemäß IEEE 754 Standard Algorithmen für Grundoperationen Realisierung von Rechenwerken Arithmetik 3
4 Arithmetik 4 ZAHLENDARSTELLUNG
5 Zahlendarstellungen im Rechner Ausschließliche Verwendung von Binärzahlen, die auf Worte einer Breite von n Bit abgebildet werden. Im Prozessor stehen zur Speicherung ganzer Zahlen mehrere n-bit Register (realisiert durch n Flip-Flops) zur Verfügung. Typische Wortbreiten: n = 8: n = 16: n = 32: n = 64: Byte, in Mikroprozessoren der ersten Generation, wie z.b. Intel 8080 oder Z80. Halbwort (bei Intel: Wort) in Minicomputern und Mikroprozessoren der zweiten Generation, wie z.b. PDP-11, Intel 8086, Motorola Wort (bei Intel: Doppelwort) in Mikroprozessoren der dritten Generation, z.b. Intel Pentium, Motorola Doppelwort (bei Intel: Quadwort) in aktuellen Hochleistungsprozessoren, z.b. PowerPC, AMD Opteron. Arithmetik 5
6 Darstellung von Zahlen (Wiederholung) Darstellung positiver ganzer Zahlen in positionaler Notation (auch als Stellenwertsystem bezeichnet). Jede natürliche Zahl z mit 0 z b n 1 ist eindeutig als n-stellige Zahl zur Basis b darstellbar. Darstellung negativer ganzer Zahlen: Vorzeichen und Betrag (b-1)-komplement (Bei Binärzahlen: Einerkomplement) b-komplement (Bei Binärzahlen: Zweierkomplement) Details: Siehe Vorlesung Praktische Informatik! Arithmetik 6
7 Arithmetik 7 ADDITION UND SUBTRAKTION
8 Addition (1) Addition zweier positiver n-stelliger Binärzahlen a und b kann stellenweise von rechts nach links durchgeführt werden. Der handschriftlichen Addition zweier Dezimalzahlen entsprechend! In jeder Stelle i kann ein Übertrag c i = 1 auftreten (Carry). Gilt für die Summe s = a + b 2 n, so kann das Ergebnis nicht mehr als n-bit Zahl dargestellt werden. Es entsteht ein (n+1)-tes Summenbit, das als Überlauf (Overflow) bezeichnet wird. Arithmetik 8
9 Addition (2) Arithmetik 9 Addition der niedrigstwertigen Bits von a und b erfordert einen Halbaddierer, der aus a 0 und b 0 sowohl die Summe s 0 als auch den Übertrag (Carry) c 0 ermittelt. Verzögerung für c 0 : (mit = Laufzeit eines elementaren Gatters) Verzögerung für s 0 : 2
10 Addition (3) Arithmetik 10 Addition von a i, b i und c i 1 an den Bitpositionen i = 1,..., n 1 erfordert einen Volladdierer (FA = Full Adder), der die Summe s i und den Übertrag c i bestimmt: Verzögerung je nach Pfad und Realisierung: 2 bis 4
11 Einfache Addierwerke (1) Serielles binäres Addierwerk: Benötigt nur einen Volladdierer, ein Flip-Flop und drei n-bit Schieberegister (für Summanden a, b und Ergebnis s): Synchrones Schaltwerk Flip-Flop muss jedoch zuvor initialisiert werden. In Takt i wird Ergebnisbit s i aus a i, b i und c i 1 bestimmt. Addition von zwei n-bit Zahlen benötigt n Taktzyklen. Arithmetik 11
12 Einfache Addierwerke (2) Paralleles binäres Addierwerk: n Volladdierer ermöglichen Addition zweier n-bit Zahlen: An Bitposition 0 genügt bei der Addition zweier positiver Zahlen auch ein Halbaddierer. Im ungünstigen Fall kann ein an Position 0 entstehender Übertrag die Bitstellen 1 bis n 1 durchlaufen und s 1 bis s n 1 verändern. Wird daher auch als Ripple Carry - Addierer (RCA) bezeichnet. Resultierende maximale Verzögerung: 2 + (n 1) 2 = 2n Arithmetik 12
13 Carry Look-Ahead Addierwerk (1) Für eine schnelle Addition ist RCA mit einer maximalen Verzögerung von 2n ungeeignet. Gibt es auch eine schnellere Möglichkeit, zwei n-bit Zahlen zu addieren? Idee: Ersetzung des sequentiellen Übertragdurchlaufs durch eine parallele Vorausberechnung aller Überträge c i. Ansatz: Betrachte i-ten Volladdierer eines RCA. Es gilt: c i = a i b i + (a i + b i ) c i 1 G i + P i c i 1 Generate : G i = a i b i gibt an, ob in Stelle i ein Übertrag erzeugt wird. Propagate : P i = a i + b i gibt an, ob in Stelle i ein Übertrag propagiert wird (P i = 1) oder nicht (P i = 0). Arithmetik 13
14 Carry Look-Ahead Addierwerk (2) Arithmetik 14 Für die Überträge c i ergibt sich somit: c 0 = a 0 b 0 G 0 c 1 = a 1 b 1 + (a 1 + b 1 )c 0 G 1 + P 1 G 0 c 2 = G 2 + P 2 G 1 + P 2 P 1 G 0 c 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 G 0 c 4 = G 4 + P 4 G 3 + P 4 P 3 G 2 + P 4 P 3 P 2 G 1 + P 4 P 3 P 2 P 1 G 0 c 5 =... Verzögerung Zur Bestimmung aller P i und G i : Zur Bestimmung aller Signale c i bei gegebenen P i und G i : 2 Jedoch werden zur Bestimmung von c i mehrere große UND-Gatter mit max. i + 1 Eingängen und ein großes ODER-Gatter mit i + 1 Eingängen benötigt. Annahme eines einheitlichen ist unrealistisch!
15 Carry Look-Ahead Addierwerk (3) Arithmetik 15 Aufbau eines Carry Look-Ahead Addierers (CLA) für n = 4 Bit: hier mit P i = a i b i anstatt P i = a i + b i
16 Carry Look-Ahead Addierwerk (4) Ein vollständiger n-bit CLA benötigt zur Addition zweier n-bit Zahlen die Zeit 5τ (unabhängig von n)! Probleme des vollständigen n-bit CLA Hoher Aufwand für große n Gatter mit bis zu n + 1 Eingängen erforderlich. Hoher fan-in Gatterausgänge P i und G i sind mit bis zu (n +1) 2 / 4 Gattereingängen verschaltet. Hoher fan-out Vollständiger CLA ist nicht praktikabel! Kombination von RCA und CLA als Alternative: Arithmetik 16
17 Subtraktion (1) Statt der Entwicklung eines eigenen Subtrahierwerkes kann bei Verwendung des Zweierkomplements jedes Addierwerk auch zur Subtraktion verwendet werden. Ansatz: a b = a + ( b) Realisierung für zwei n-stellige Zahlen a und b: Invertierung aller Bits b i Addition von 1 zur Bildung des Zweierkomplements b Kann z.b. in den zuvor besprochenen Addierwerken durch Setzen von c in = 1 ohne zusätzlichen Hardwareaufwand erreicht werden! Addition von a und ( b) Summe ist korrekt, wenn Überlaufbit c n 1 ignoriert wird. Überlauf v tritt nur dann ein, wenn gilt: c n 1 c n 2 Arithmetik 17
18 Subtraktion (2) Arithmetik 18 Realisierung eines n-bit Addier-/Subtrahierwerkes Addition a + b bei S = 0, Subtraktion a b bei S = 1 Invertieren der Bits b i bei S = 1 durch XOR-Gatter Intern ist jedes beliebige n-bit Addierwerk verwendbar!
19 Subtraktion (3) Arithmetik 19 Einige Beispiele zur Addition von im Zweierkomplement kodierten positiven und negativen 8-Bit Zahlen:
20 Subtraktion (4) Drei Fälle bei der Addition im Zweierkomplement: 1) Zahlen a und b positiv (d.h. a n-1 = b n-1 = 0) Überlauf bei s n-1 = 1 (tritt auf bei c n-1 = 0, c n-2 = 1) 2) Zahlen a und b negativ (d.h. a n-1 = b n-1 = 1) nun sind a = a und b = b positiv, somit gilt: sum = a + b = (2 n a ) + (2 n b ) = 2 2 n (a + b ) korrektes Ergebnis wäre jedoch: s = 2 n (a + b ) = sum 2 n erforderliche Korrektur: Überlaufbit c n-1 ignorieren Überlauf bei s n-1 = 0 (tritt auf bei c n-1 = 1, c n-2 = 0) 3) Vorzeichen von a und b unterschiedlich (b sei negativ): sum = a + b = a + (2 n b ) = 2 n (b a) ist korrekt für b > a, korrektes Ergebnis für b < a wäre jedoch: s = a b = sum 2 n erforderliche Korrektur: Überlaufbit c n-1 ignorieren kein Überlauf möglich! Arithmetik 20
21 ALU (1) ALU = Arithmetic Logic Unit Realisiert die Elementaroperationen eines Rechners (arithmetische Operationen wie Addition und Subtraktion als auch logische Operationen wie AND und OR). Aus zwei Eingangswerten X und Y wird ein Ergebniswert Z gebildet. X, Y und Z sind meist Register. Typische Registerbreiten sind 8, 16, 32, 64 Bits. Dementsprechend spricht man von 8-, 16-, 32- und 64-Bit-Rechner. Bei der Ausführung von Operationen können bestimmte Zusatzinformationen anfallen. Deshalb gibt es noch ein Flag-Register, in dem entsprechende Bits gesetzt werden, wenn bei der ausgeführten Operation ein entsprechendes Ergebnis aufgetreten ist. Arithmetik 21
22 ALU (2) Arithmetik 22
23 ALU (3) s2 unterscheidet zwischen arithmetischen und logischen Operationen bzw. zwischen Konstanten 0 und 1. s1 und s0 wählen konkrete Operation (arithmetisch bzw. logisch). Arithmetik 23
24 Schaltungsrealisierung einer n-bit-alu Arithmetik 24
25 Arithmetik 25 MULTIPLIKATION
26 Multiplikation (1) Algorithmus zur Multiplikation zweier positiver Binärzahlen a und b entspricht der handschriftlichen Multiplikation zweier positiver Dezimalzahlen. Produkt p zweier positiver n-bit Binärzahlen hat 2n Bitstellen. Algorithmus ist zurückführbar auf wiederholte bedingte Additionen und Schiebeoperationen. Arithmetik 26
27 Multiplikation (2) Modifizierter Algorithmus: Beispiel für n = 5 (vgl. letzte Folie): In der 2n-Bit Variablen p werden n partielle Produkte addiert. Rechtsschieben von p ersetzt das Linksschieben von a. Arithmetik 27
28 Multiplizierwerke (1) Implementierung A: Serielles Schaltwerk Direkte Umsetzung des modifizierten Algorithmus in digitaler Logik Bedingte Addition mittels UND Steuerwerk muss Signale erzeugen: clear p: setze p = 0 shift right: schiebe b um eine Position nach rechts load and shift right: schiebe p um eine Position nach rechts und lade p 2n-1... p n parallel Zur Berechnung von p sind n Taktzyklen erforderlich! Arithmetik 28
29 Multiplizierwerke (2) Implementierung B: Feldmultiplizierer ( array multiplier ) Direkte Realisierung des handschriftlichen Multiplikationsschemas für Binärzahlen a und b in digitaler Logik. Es werden zunächst alle Bitprodukte a j b i ermittelt. Für jedes Multiplikatorbit b i wird hieraus ein partielles Produkt q i = (a n 1 b i a n 2 b i... a 1 b i a 0 b i ) 2 = a b i gebildet. Die n partiellen Produkte q i werden jeweils um i Bitpositionen nach links verschoben und aufaddiert. Beispiel für n = 4: Arithmetik 29
30 Multiplizierwerke (3) Arithmetik 30 Einfache Implementierung mittels Multipliziererzellen aus jeweils einem Volladdierer und einem UND-Gatter: Maximale Zeit zur Multiplikation zweier 4-Bit Zahlen: 21 Maximale Zeit zur Multiplikation zweier n-bit Zahlen: (6n 3)
31 Multiplizierwerke (4) Implementierung C: CSA-Kette / CSA-Baum Zur Bildung des Produktes p zweier n-bit Zahlen müssen n partielle Produkte q i = a b i aufaddiert werden. Zur schnellen Addition vieler Zahlen bieten sich Carry Save Addierer (CSA) an, bei denen entstehende Überträge erst bei der Addition des nächsten Summanden berücksichtigt werden. Ein m-bit CSA-Baustein ermöglicht eine partielle Addition von drei m-bit Zahlen. Für eine Addition von k Zahlen werden k 2 CSA-Bausteine benötigt. Ein zusätzlicher RCA oder CLA dient der Addition der am Ende noch verbleibenden Überträge. Arithmetik 31
32 Multiplizierwerke (5) Arithmetik 32 Beispiel: 4-Bit CSA zur Addition von fünf 4-Bit Zahlen u, v, w, x, y
33 Multiplizierwerke (6) Zur Addition der n partiellen Produkte q i = a b i werden n 2 schnelle CSA-Addierer benötigt. Anordnung der Addierer z.b. als CSA-Kette, hier für n = 6. In jeder Stufe sind einige Bits des Produkts p berechnet. Zeit zur Multiplikation zweier n-bit Zahlen: (2n 3) + t Add Für einen CLA gilt z.b. t Add = 5 Weitere Beschleunigung durch Anordnung als CSA-Baum. Arithmetik 33
34 Multiplizierwerke (7) Implementierung D: Zweistufiges Schaltnetz Idee: Realisierung eines n n Bit Multiplizierers als zweistufiges Schaltnetz mit 2n Eingängen und 2n Ausgängen. Sehr geringe Zeitverzögerung: nur 2. Implementierung z.b. durch ein ROM oder PROM mit 2 2n Zeilen aus 2n-Bit Worten. Jedoch sehr hoher Speicheraufwand: n Produkt 2n Zeilen PROM 2 2n Größe Bit Byte KByte GByte Arithmetik 34
35 Multiplikation negativer Zahlen (1) Bislang Betrachtung ausschließlich positiver Multiplikatoren und Multiplikanden. Was passiert bei negativen im Zweierkomplement kodierten n-bit Multiplikatoren bzw. n-bit Multiplikanden? a ( b) = a (2 n b) = a 2 n a b (statt 2 2n a b) ( a) b = (2 n a) b = b 2 n a b (statt 2 2n a b) ( a) ( b) = (2 n a) (2 n b) = 2 2n a 2 n b 2 n + a b (statt a b) Ohne besondere Maßnahme liefert binärer Multiplizierer falsche Ergebnisse! Jedoch aufwendige Addition von Korrekturtermen möglich. Man addiert Term um auf das gewünschte Ergebnis zu kommen. Alternative: Trennung von Vorzeichen und Betrag. Hoher Aufwand für Umwandlung von Zahlen vor/nach der Multiplikation. Arithmetik 35
36 Multiplikation negativer Zahlen (2) Idee: Vereinfachung der Multiplikation, wenn Multiplikator eine 1- Folge repräsentiert: a 111 = a 1000 a 0001 Auch innerhalb längerer Bitfolgen möglich. z.b. a = a a Multiplikation mit einer 1-Folge lässt sich stets durch eine Addition und eine Subtraktion ersetzen. Der Algorithmus nach Booth analysiert zwei benachbarte Bits b i und b i 1 des Multiplikators: (b i b i 1 ) 2 = 01 2 : Addition von a 2 i (b i b i 1 ) 2 = 10 2 : Subtraktion von a 2 i (b i b i 1 ) 2 = 00 2 oder (b i b i 1 ) 2 = 11 2 : keine Addition Ergänzung von b 1 = 0 erforderlich. Arithmetik 36
37 Multiplikation negativer Zahlen (3) Realisierung der Subtraktion von a 2 i durch Addition des Zweierkomplements (vorzeichenrichtig ergänzt). Beispiele (mit n = 5): Funktioniert für beliebige positive und negative Multiplikanden und Multiplikatoren! Arithmetik 37
38 Arithmetik 38 DIVISION
39 Division (1) Umkehrung der Multiplikation: Berechnung von q = a / b durch wiederholte bedingte Subtraktionen und Schiebeoperationen. In jedem Schritt wird Divisor b testweise vom Dividenden a subtrahiert: q i = 1, falls a b > 0 q i = 0 und Korrektur durch a = a + b, falls a b < 0 Dieses Verfahren wird auch als Restoring - Division bezeichnet. Allgemein gilt: Dividend / Divisor = Quotient + Rest / Divisor bzw.: Dividend = Divisor Quotient + Rest Arithmetik 39
40 Division (2) Arithmetik 40 Beispiel: / 5 10 = 5 10 mit Rest 4 10
41 Division (3) Aufgabenstellung hier: n-bit Dividend a, n-bit Divisor b Ergebnis: n-bit Quotient q, n-bit Rest r Es wird intern eine 2n-Bit Variable q = (q 2n-1,...,q 0 ) verwendet. Algorithmus zur Restoring-Division (für positive Zahlen a und b). (q 2n-1,...,q n ) = 0, (q n-1,...,q 0 ) = a for i=0 to n-1 { shift left q by 1 (q 2n-1,...,q n ) = (q 2n-1,...,q n ) - b if (q 2n-1 == 0) q 0 = 1 else { q 0 = 0 (q 2n-1,...,q n )=(q 2n-1,...,q n ) + b } } Variable q enthält dann nach n Schritten sowohl den Rest r in den Bits 2n 1,..., n als auch den Quotienten in Bits n 1,..., 0. Arithmetik 41
42 Dividierwerk Direkte Implementierung in digitaler Logik ergibt serielles Dividierwerk: Steuerwerk muss entsprechende Signale generieren: load q: lade q mit Dividenden a in (q n 1,...,q 0 ) add/sub: addiere/subtrahiere b zu/von (q 2n 1,...,q n ) in Abhängigkeit von q 2n-1 shift left: schiebe q um eine Stelle nach links Effizientere Dividierwerke arbeiten ohne Korrektur ( Non- Restoring ) und bestimmen je Schritt mehrere Quotientenbits. Arithmetik 42
43 Arithmetik 43 FEST- UND GLEITKOMMAZAHLEN
44 Fest- und Gleitkommazahlen Sollen rationale oder reelle Zahlen auf einem Rechner bearbeitet werden, so hat der Rechnerarchitekt oder Programmierer zwei Möglichkeiten zur Auswahl: Festkommazahlen Jede Kommazahl z wird durch Skalierung auf ganze Zahl z' abgebildet; Rechner arbeitet nur auf ganzer Zahl. Gleitkommazahlen Darstellung der Kommazahl durch Mantisse und Exponent; spezielle Rechenwerke erforderlich! Arithmetik 44
45 Festkommazahlen (Wiederholung) Arithmetik 45 Zahl zur Basis b mit einer festen Zahl von k Nachkommastellen: z = (z n k 1 z n k 2... z 1 z 0, z 1 z 2... z k+1 z k ) b = z n k 1 b n k 1 + z n k 2 b n k b 1 z 1 + b 0 z 0 + b 1 z 1 + b 2 z b k +1 z k +1 + b k z k n k 1 i k z i b i Die Ziffern z n k 1 z n k 2... z 1 z 0 stellen den ganzzahligen Teil, die Ziffern z 1 z 2... z k stellen den gebrochenen Teil von z dar. Die feste Kommaposition k kennt nur der Anwender, der Rechner arbeitet mit skalierten ganzen Binärzahlen z = z 2 k. Beispiel: Ein 8-Bit Register enthält die Binärzahl z = ; für k = 3 gilt: z = 01101,110 2 = = 13, Alle bislang betrachteten Rechenwerke sind somit auch für Operationen auf Festkommazahlen geeignet!
46 Gleitkommazahlen (Wiederholung) In vielen technischen und wissenschaftlichen Anwendungen wird bei Zahlen eine große Dynamik benötigt. Sehr kleine und sehr große Zahlen sollen einheitlich dargestellt werden. Dies wird möglich durch die Verwendung von Gleitkommazahlen. Allgemeine Gleitkommazahl zur Basis r ( radix ) ist definiert durch x = a r e mit: Argument oder Mantisse a Exponent oder Charakteristik e Eine Gleitkommazahl zur Basis r heißt normalisiert, wenn für die Mantisse a gilt: 1 a < r. Beispiele (für r = 10): Die Zahl 0, kann dargestellt werden als 2, Die Zahl ,0 kann dargestellt werden als 1, Arithmetik 46
47 Gleitkommazahlen (Wiederholung) Eine binäre Gleitkommazahl x ist definiert durch x = a 2 e mit m-stelliger Mantisse a und p-stelligem Exponent e Eine binäre Gleitkommazahl x 0 heißt normalisiert, wenn für die Mantisse a gilt: 1 a < 2 Häufig Darstellung des Exponenten mit Bias b: x = a 2 e b Wahl von b = 2 p 1 1 bewirkt Transformation des Bereiches für den Exponenten e von p 1 in (2 p 1 1)... 2 p 1. einfache Kodierung positiver und negativer Exponenten! Früher unterschiedliches Gleitkommaformat in jedem Prozessor, heute überwiegend Verwendung des IEEE 754 Standard. Arithmetik 47
48 IEEE 754 Standard (1) Allgemeine Definition: x = ( 1) s 1.f 2 e b Mantisse aus Vorzeichen s und normalisiertem Betrag a = 1.f im Bereich bis vor dem Komma wird jedoch nicht kodiert erhöhte Präzision Aufbau einer n-bit IEEE Gleitkommazahl: p-stelliger Exponent mit Bias b = 2 p 1 1, gültiger Exponent e nur im Bereich e min = 0 e e max = 2 p 1 = 2b+1 Darstellbarer Zahlenbereich: 2 1 b... (2 2 m ) 2 b Zwischen 2 e b und 2 e b+1 gibt es stets 2 m Gleitkommazahlen: Abstand benachbarter Gleitkommazahlen ist abhängig von e. Arithmetik 48
49 IEEE 754 Standard (2) Arithmetik 49 Drei verschiedene Formate spezifiziert: single precision double precision quad precision n m s p e min e max b x min x max ( ) ( ) ( )
50 IEEE 754 Standard (3) Arithmetik 50 e = e min = (00..00) 2 = 0 und e = e max = (11..11) 2 werden zur Kodierung besonderer Zahlen verwendet: x = +0 ( positive Zero ): e = 0, f = 0, s = 0 x = 0 ( negative Zero ): e = 0, f = 0, s = 1 x = + ( positive Infinity ): e = e max, f = 0, s = 0 x = ( negative Infinity ): e = e max, f = 0, s = 1 x = NaN ( Not a Number ): e = e max, f 0, s beliebig x = ( 1) s 0.f 2 1 b ( Denormalized Number ): e = 0, f 0 Denormalisierte Gleitkommazahlen ermöglichen die Darstellung sehr kleiner Werte im Bereich 2 1 b m b.
51 IEEE 754 Standard (4) Behandlung von Ausnahmesituationen: Überlauf tritt ein, wenn nach Normalisierung für x gilt: e e max Generierung von +, falls x > 0 Generierung von, falls x < 0 Einige Rechenregeln für : + x (falls x ), x (falls x ), x / 0 (falls x 0), x (falls x 0) Einige Operationen liefern ein unbestimmtes Ergebnis, z.b.: 0 NaN, 0 / 0 NaN, NaN, Ferner gilt für alle Operationen: f (x, NaN) NaN Unterlauf tritt ein, wenn nach Normalisierung für x gilt: e = 0 Generierung von x = 0 ( flushing to zero ) Generierung einer denormalisierten Darstellung von x Arithmetik 51
52 Gleitkomma-Multiplikation Algorithmus zur Multiplikation zweier IEEE-Gleitkommazahlen x = ( 1) s a 2 bias und y = ( 1) t b 2 bias : 1) Multipliziere Mantissen als Festkommazahlen: c = a b a = 1.f a und b = 1.f b haben m + 1 Stellen c hat 2m + 2 Stellen! 2) Addiere Exponenten: = + bias 3) Berechne Vorzeichen des Produktes: u = s t 4) Normalisiere Ergebnis: z = ( 1) u c 2 -bias a) Falls c 2, schiebe c um 1 nach rechts und inkrementiere. b) Setze c = 1.f c = 1.(c 2m 1 c 2m 2... c m ) 2 mit Rundung. 5) Behandlung von Ausnahmesituationen: a) Überlauf, falls e max = 2 p 1 z := (abhängig von u). b) Unterlauf, falls e min = 0 Denormalisierung durchführen! c) Zero, falls c = 0 z := 0 (abhängig von u). Arithmetik 52
53 Gleitkomma-Addition (1) Algorithmus zur Addition zweier IEEE-Gleitkommazahlen x = ( 1) s a 2 bias und y = ( 1) t b 2 bias : 1) Sortiere x und y, so dass x die Zahl mit kleinerem Exponenten ist. 2) Anpassung der Exponenten: Bestimme x = ( 1) s a 2 bias durch Rechtsschieben von a um Bitpositionen. 3) Addiere Mantissen: a) Falls nötig, bilde Zweierkomplement von a oder b. b) Führe Festkomma-Addition c = a + b aus. c) Falls c 0, setze u = 1 und bilde Zweierkomplement von c. 4) Normalisiere Ergebnis: z = ( 1) u c 2 bias a) Falls c 2, schiebe c nach rechts und inkrementiere. b) Falls c 1, schiebe c nach links und dekrementiere. ggf. wiederhole b), bis 1 c 2. 5) Behandlung von Ausnahmesituationen: Überlauf, Unterlauf, c = 0 Arithmetik 53
54 Gleitkomma-Addition (2) Arithmetik 54 Möglicher Aufbau eines Gleitkomma-Addierwerks:
Binäre Division. Binäre Division (Forts.)
Binäre Division Umkehrung der Multiplikation: Berechnung von q = a/b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom Dividenden a subtrahiert:
Mehrin vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen
Gleitkommazahlen in vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen allgemeine Gleitkommazahl zur Basis r
MehrGrundlagen der Technischen Informatik Wintersemester 12/13 J. Kaiser, IVS-EOS
Gleit komma zahlen Gleitkommazahlen in vielen technischen und wissenschaftlichen Anwendungen wird eine große Dynamik benötigt: sowohl sehr kleine als auch sehr große Zahlen sollen einheitlich dargestellt
MehrArithmetik. Zahlendarstellung, Addition und Subtraktion Multiplikation, Division, Fest- und Gleitkommazahlen
Computer and Communication Systems (Lehrstuhl für Technische Informatik) Arithmetik Zahlendarstellung, Addition und Subtraktion Multiplikation, Division, Fest- und Gleitkommazahlen [TI] Winter 2013/2014
MehrZahlendarstellungen und Rechnerarithmetik*
Zahlendarstellungen und Rechnerarithmetik* 1. Darstellung positiver ganzer Zahlen 2. Darstellung negativer ganzer Zahlen 3. Brüche und Festkommazahlen 4. binäre Addition 5. binäre Subtraktion *Die Folien
MehrAlgorithmen zur Integer-Multiplikation
Algorithmen zur Integer-Multiplikation Multiplikation zweier n-bit Zahlen ist zurückführbar auf wiederholte bedingte Additionen und Schiebeoperationen (in einfachen Prozessoren wird daher oft auf Multiplizierwerke
MehrE Zahlendarstellungen und Rechnerarithmetik
E Zahlendarstellungen und Rechnerarithmetik Einordnung in das Schichtenmodell: 1. Darstellung positiver ganzer Zahlen 2. binäre Addition 3. Darstellung negativer ganzer Zahlen 4. binäre Subtraktion 5.
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik Mikroprogrammierung schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik Mikroprogrammierung schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation
MehrBinäre Gleitkommazahlen
Binäre Gleitkommazahlen Was ist die wissenschaftliche, normalisierte Darstellung der binären Gleitkommazahl zur dezimalen Gleitkommazahl 0,625? Grundlagen der Rechnerarchitektur Logik und Arithmetik 72
Mehr3 Rechnen und Schaltnetze
3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s
MehrBinärdarstellung von Fliesskommazahlen
Binärdarstellung von Fliesskommazahlen 1. IEEE 754 Gleitkommazahl im Single-Format So sind in Gleitkommazahlen im IEEE 754-Standard aufgebaut: 31 30 24 23 0 S E E E E E E E E M M M M M M M M M M M M M
Mehrin vielen technischen und wissenschaftlichen Anwendungen erforderlich: hohe Präzision große Dynamik möglich durch Verwendung von Gleitkommazahlen
Inhalt Motivation 2 Integer- und Festkomma-Arithmetik Zahlendarstellungen Algorithmen für Integer-Operationen Integer-Rechenwerke Rechnen bei eingeschränkter Präzision 3 Gleitkomma-Arithmetik Zahlendarstellungen
Mehr2 Darstellung von Zahlen und Zeichen
2.1 Analoge und digitale Darstellung von Werten 79 2 Darstellung von Zahlen und Zeichen Computer- bzw. Prozessorsysteme führen Transformationen durch, die Eingaben X auf Ausgaben Y abbilden, d.h. Y = f
MehrTechnische Informatik - Eine Einführung
Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Ausgabe: 2005-02-21 Abgabe: 2005-02-21 Technische Informatik - Eine
MehrMusterlösung 2. Mikroprozessor & Eingebettete Systeme 1
Musterlösung 2 Mikroprozessor & Eingebettete Systeme 1 WS2014/2015 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg
MehrComputerarithmetik ( )
Anhang A Computerarithmetik ( ) A.1 Zahlendarstellung im Rechner und Computerarithmetik Prinzipiell ist die Menge der im Computer darstellbaren Zahlen endlich. Wie groß diese Menge ist, hängt von der Rechnerarchitektur
Mehra) Da die Zahlen im IEEE-32Bit-Format dargestellt werden sollen, ist der Bias = 127.
Übung 2, Aufgabe 4) a) Da die Zahlen im IEEE-32Bit-Format dargestellt werden sollen, ist der Bias = 127. 1,125 in IEEE 754 (32Bit) 0,125 2 = 0,25 0,25 2 = 0,5 0,5 2 = 1 1,125 10 = 1,001 2 Da die Zahl bereits
MehrMusterlösung 2. Mikroprozessor & Eingebettete Systeme 1
Musterlösung 2 Mikroprozessor & Eingebettete Systeme 1 WS2013/2014 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den Einstieg
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 5 Rechnerarithmetik
MehrInformationssysteme Gleitkommazahlen nach dem IEEE-Standard 754. Berechnung von Gleitkommazahlen aus Dezimalzahlen. HSLU T&A Informatik HS10
Informationssysteme Gleitkommazahlen nach dem IEEE-Standard 754 Berechnung von Gleitkommazahlen aus Dezimalzahlen Die wissenschaftliche Darstellung einer Zahl ist wie folgt definiert: n = f * 10 e. f ist
MehrEine Logikschaltung zur Addition zweier Zahlen
Eine Logikschaltung zur Addition zweier Zahlen Grundlegender Ansatz für die Umsetzung arithmetischer Operationen als elektronische Schaltung ist die Darstellung von Zahlen im Binärsystem. Eine Logikschaltung
MehrEinführung in die Informatik I
Einführung in die Informatik I Das Rechnen in Zahlensystemen zur Basis b=2, 8, 10 und 16 Prof. Dr. Nikolaus Wulff Zahlensysteme Neben dem üblichen dezimalen Zahlensystem zur Basis 10 sind in der Informatik
MehrVertiefungsstoff zum Thema Darstellung von Zahlen
Vertiefungsstoff zum Thema Darstellung von Zahlen Addition von Zahlen in BCD-Kodierung Einerkomplementdarstellung von ganzen Zahlen Gleitpunktdarstellung nach dem IEEE-754-Standard 1 Rechnen mit BCD-codierten
Mehr1. Das dekadische Ziffernsystem (Dezimalsystem) Eine ganze Zahl z kann man als Summe von Potenzen zur Basis 10 darstellen:
Zahlensysteme. Das dekadische Ziffernsystem (Dezimalsystem) Eine ganze Zahl z kann man als Summe von Potenzen zur Basis darstellen: n n n n z a a... a a a Dabei sind die Koeffizienten a, a, a,... aus der
MehrFH Jena Prüfungsaufgaben Prof. Giesecke FB ET/IT Binäre Rechenoperationen WS 11/12
FB ET/IT Binäre Rechenoperationen WS /2 Name, Vorname: Matr.-Nr.: Zugelassene Hilfsmittel: beliebiger Taschenrechner eine selbsterstellte Formelsammlung Wichtige Hinweise: Ausführungen, Notizen und Lösungen
MehrKapitel 1. Zahlendarstellung. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik
Kapitel 1 Zahlendarstellung Prof. Dr. Dirk W. Hoffmann Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik Zahlensystemkonvertierung Motivation Jede nichtnegative Zahl z lässt
MehrFH Jena Prüfungsaufgaben Prof. Giesecke FB ET/IT Binäre Rechenoperationen WS 09/10
FB ET/IT Binäre Rechenoperationen WS 9/ Name, Vorname: Matr.-Nr.: Zugelassene Hilfsmittel: beliebiger Taschenrechner eine selbst erstellte Formelsammlung Wichtige Hinweise: Ausführungen, Notizen und Lösungen
Mehrbereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke
Rechnerarithmetik Rechnerarithmetik 22 Prof. Dr. Rainer Manthey Informatik II Übersicht bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke in diesem
MehrEin polyadisches Zahlensystem mit der Basis B ist ein Zahlensystem, in dem eine Zahl x nach Potenzen von B zerlegt wird.
Zahlensysteme Definition: Ein polyadisches Zahlensystem mit der Basis B ist ein Zahlensystem, in dem eine Zahl x nach Potenzen von B zerlegt wird. In der Informatik spricht man auch von Stellenwertsystem,
MehrÜbungsaufgaben. - Vorgehensweise entsprechend dem Algorithmus der schriftlichen Multiplikation
Übungsaufgaben Anmerkung Allen Beispielen soll noch hinzugefügt sein, dass wertvolle Hinweise, also die Tipps und Tricks die der schnellen maschinellen Multiplikation zu Grunde liegen, neben dem toff zur
MehrAlgorithmen zur Division
Algorithmen zur Division Umkehrung der Multiplikation: Berechnung von q = a / b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom aktuellen Rest
MehrGrundlagen der Informatik
Mag. Christian Gürtler Programmierung Grundlagen der Informatik 2011 Inhaltsverzeichnis I. Allgemeines 3 1. Zahlensysteme 4 1.1. ganze Zahlen...................................... 4 1.1.1. Umrechnungen.................................
MehrLösungen: zu 1. a.) 0 0 1 1 b.) 1 1 1 1 c.) 0 1 1 0 + 1 1 0 0 + 0 0 1 1 + 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1
Lösungen: zu 1. a.) 0 0 1 1 b.) 1 1 1 1 c.) 0 1 1 0 + 1 1 0 0 + 0 0 1 1 + 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 vorzeichenlose Zahl: 15 vorzeichenlose Zahl: 18 vorzeichenlose Zahl: 13 Zweierkomplement: - 1
MehrGrundstrukturen: Speicherorganisation und Zahlenmengen
Zahlendarstellung Zahlen und ihre Darstellung in Digitalrechnern Grundstrukturen: Speicherorganisation und Zahlenmengen Linear organisierter Speicher zu einer Adresse gehört ein Speicher mit 3 Bit-Zellen
MehrDas Maschinenmodell Datenrepräsentation
Das Maschinenmodell Datenrepräsentation Darstellung von Zahlen/Zeichen in der Maschine Bit (0/1) ist die kleinste Informationseinheit Größere Einheiten durch Zusammenfassen mehrerer Bits, z.b. 8 Bit =
MehrDas Rechnermodell - Funktion
Darstellung von Zahlen und Zeichen im Rechner Darstellung von Zeichen ASCII-Kodierung Zahlensysteme Dezimalsystem, Dualsystem, Hexadezimalsystem Darstellung von Zahlen im Rechner Natürliche Zahlen Ganze
MehrTeil II. Schaltfunktionen
Teil II Schaltfunktionen 1 Teil II.1 Zahlendarstellung 2 b-adische Systeme Sei b IN mit b > 1 und E b = {0, 1,..., b 1} (Alphabet). Dann ist jede Fixpunktzahl z (mit n Vorkomma und k Nachkommastellen)
MehrÜbungen zu Informatik 1
Communication Systems Group (CSG) Prof. Dr. Burkhard Stiller, Universität Zürich, Binzmühlestrasse 14, CH-8050 Zürich Telefon: +41 44 635 6710, Fax: +41 44 635 6809, stiller@ifi.uzh.ch Fabio Hecht, Telefon:
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrInhalt. Zahlendarstellungen
Inhalt 1 Motivation 2 Integer- und Festkomma-Arithmetik Zahlendarstellungen Algorithmen für Integer-Operationen Integer-Rechenwerke Rechnen bei eingeschränkter Präzision 3 Gleitkomma-Arithmetik Zahlendarstellungen
Mehr5. Übung: Binäres Rechnen und Fließkommazahlen Abteilung Verteilte Systeme, Universität Ulm
5. Übung: Binäres Rechnen und Fließkommazahlen Aufgabe 1: Binäres Rechnen a) Berechnen Sie: x = 01100101b*(0101101b-10110100b)+10101b. Alle Zahlen sind 8 Bit breit und in Zweierkomplement-Notation angegeben.
MehrDaten verarbeiten. Binärzahlen
Daten verarbeiten Binärzahlen In Digitalrechnern werden (fast) ausschließlich nur Binärzahlen eingesetzt. Das Binärzahlensystem ist das Stellenwertsystem mit der geringsten Anzahl von Ziffern. Es kennt
MehrKapitel 2 Grundlegende Konzepte. Xiaoyi Jiang Informatik I Grundlagen der Programmierung
Kapitel 2 Grundlegende Konzepte 1 2.1 Zahlensysteme Römisches System Grundziffern I 1 erhobener Zeigefinger V 5 Hand mit 5 Fingern X 10 steht für zwei Hände L 50 C 100 Centum heißt Hundert D 500 M 1000
MehrAlgorithmen zur Division
Algorithmen zur Division Umkehrung der Multiplikation: Berechnung von q = a / b durch wiederholte bedingte Subtraktionen und Schiebeoperationen in jedem Schritt wird Divisor b testweise vom aktuellen Rest
Mehr5 Verarbeitungsschaltungen
5 Verarbeitungsschaltungen Folie 1 5 Verarbeitungsschaltungen Häufig genutzte Funktionen gibt es als fertige Bausteine zu kaufen. 5.1 Addierer logische Schaltungen zur Addition zweier Dualzahlen Alle Grundrechenarten
Mehr21.10.2013. Vorlesung Programmieren. Agenda. Dezimalsystem. Zahlendarstellung. Zahlendarstellung. Oder: wie rechnen Computer?
Vorlesung Programmieren Zahlendarstellung Prof. Dr. Stefan Fischer Institut für Telematik, Universität zu Lübeck http://www.itm.uni-luebeck.de/people/pfisterer Agenda Zahlendarstellung Oder: wie rechnen
MehrDaten, Informationen, Kodierung. Binärkodierung
Binärkodierung Besondere Bedeutung der Binärkodierung in der Informatik Abbildung auf Alphabet mit zwei Zeichen, in der Regel B = {0, 1} Entspricht den zwei möglichen Schaltzuständen in der Elektronik:
MehrMathematische Grundlagen der Kryptographie. 1. Ganze Zahlen 2. Kongruenzen und Restklassenringe. Stefan Brandstädter Jennifer Karstens
Mathematische Grundlagen der Kryptographie 1. Ganze Zahlen 2. Kongruenzen und Restklassenringe Stefan Brandstädter Jennifer Karstens 18. Januar 2005 Inhaltsverzeichnis 1 Ganze Zahlen 1 1.1 Grundlagen............................
MehrBITte ein BIT. Vom Bit zum Binärsystem. A Bit Of Magic. 1. Welche Werte kann ein Bit annehmen? 2. Wie viele Zustände können Sie mit 2 Bit darstellen?
BITte ein BIT Vom Bit zum Binärsystem A Bit Of Magic 1. Welche Werte kann ein Bit annehmen? 2. Wie viele Zustände können Sie mit 2 Bit darstellen? 3. Gegeben ist der Bitstrom: 10010110 Was repräsentiert
MehrZahlensysteme Seite -1- Zahlensysteme
Zahlensysteme Seite -- Zahlensysteme Inhaltsverzeichnis Dezimalsystem... Binärsystem... Umrechnen Bin Dez...2 Umrechnung Dez Bin...2 Rechnen im Binärsystem Addition...3 Die negativen ganzen Zahlen im Binärsystem...4
MehrZahlendarstellungen und Rechnerarithmetik*
Zahlendarstellungen und Rechnerarithmetik* 1. Darstellung positiver ganzer Zahlen 2. Darstellung negativer ganzer Zahlen 3. Brüche und Festkommazahlen 4. binäre Addition 5. binäre Subtraktion *Die Folien
MehrZahlensysteme. Digitale Rechner speichern Daten im Dualsystem 435 dez = 1100110011 binär
Zahlensysteme Menschen nutzen zur Angabe von Werten und zum Rechnen vorzugsweise das Dezimalsystem Beispiel 435 Fische aus dem Teich gefischt, d.h. 4 10 2 + 3 10 1 +5 10 0 Digitale Rechner speichern Daten
MehrInformation in einem Computer ist ein
4 Arithmetik Die in den vorhergehenden Kapiteln vorgestellten Schaltungen haben ausschließlich einfache, Boole sche Signale verarbeitet. In diesem Kapitel wird nun erklärt, wie Prozessoren mit Zahlen umgehen.
MehrGrundlagen der Informatik 2 Grundlagen der Digitaltechnik. 1. Zahlensysteme
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 1. Zahlensysteme Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen der Digitaltechnik
MehrComputerarithmetik (1)
Computerarithmetik () Fragen: Wie werden Zahlen repräsentiert und konvertiert? Wie werden negative Zahlen und Brüche repräsentiert? Wie werden die Grundrechenarten ausgeführt? Was ist, wenn das Ergebnis
MehrÜbung RA, Kapitel 1.2
Übung RA, Kapitel 1.2 Teil 1: Zahlen und Logik A) Aufgaben zu den ganzen Zahlen 1. Konvertieren Sie die folgenden Zahlen in die Binärform: 1984 Immer durch 2 teilen, der Rest ergibt das Bit. Jeweils mit
MehrGrundlagen der Informatik (BSc) Übung Nr. 5
Übung Nr. 5: Zahlensysteme und ihre Anwendung Bitte kreuzen Sie in der folgenden Auflistung alle Zahlensysteme an, zu welchen jeder Ausdruck als Zahl gehören kann! (Verwenden Sie 'x für Wahl, ' ' für Ausschluß
MehrLineargleichungssysteme: Additions-/ Subtraktionsverfahren
Lineargleichungssysteme: Additions-/ Subtraktionsverfahren W. Kippels 22. Februar 2014 Inhaltsverzeichnis 1 Einleitung 2 2 Lineargleichungssysteme zweiten Grades 2 3 Lineargleichungssysteme höheren als
Mehr2. Negative Dualzahlen darstellen
2.1 Subtraktion von Dualzahlen 2.1.1 Direkte Subtraktion (Tafelrechnung) siehe ARCOR T0IF Nachteil dieser Methode: Diese Form der Subtraktion kann nur sehr schwer von einer Elektronik (CPU) durchgeführt
Mehr7 Rechnen mit Polynomen
7 Rechnen mit Polynomen Zu Polynomfunktionen Satz. Zwei Polynomfunktionen und f : R R, x a n x n + a n 1 x n 1 + a 1 x + a 0 g : R R, x b n x n + b n 1 x n 1 + b 1 x + b 0 sind genau dann gleich, wenn
Mehr4. Übungsblatt zu Mathematik für Informatiker I, WS 2003/04
4. Übungsblatt zu Mathematik für Informatiker I, WS 2003/04 JOACHIM VON ZUR GATHEN, OLAF MÜLLER, MICHAEL NÜSKEN Abgabe bis Freitag, 14. November 2003, 11 11 in den jeweils richtigen grünen oder roten Kasten
Mehr183.580, WS2012 Übungsgruppen: Mo., 22.10.
VU Grundlagen digitaler Systeme Übung 2: Numerik, Boolesche Algebra 183.580, WS2012 Übungsgruppen: Mo., 22.10. Aufgabe 1: Binäre Gleitpunkt-Arithmetik Addition & Subtraktion Gegeben sind die Zahlen: A
MehrZeichen bei Zahlen entschlüsseln
Zeichen bei Zahlen entschlüsseln In diesem Kapitel... Verwendung des Zahlenstrahls Absolut richtige Bestimmung von absoluten Werten Operationen bei Zahlen mit Vorzeichen: Addieren, Subtrahieren, Multiplizieren
Mehrbei Unterlauf wird stattdessen Hälfte des Divisors addiert Ersparnisse einer Addition bzw. Subtraktion
6.2 Non-Restoring Division Restoring Division Divisor wird subtrahiert falls Unterlauf (Ergebnis negativ) Divisor wird wieder addiert im nächsten Durchlauf wird die Hälfte des Divisor subtrahiert (Linksshift
MehrGrundlagen der Informatik I Informationsdarstellung
Grundlagen der Informatik I Informationsdarstellung Einführung in die Informatik, Gumm, H.-P./Sommer, M. Themen der heutigen Veranstaltung. ASCIi Code 2. Zeichenketten 3. Logische Operationen 4. Zahlendarstellung
MehrRechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
MehrZahlensysteme: Oktal- und Hexadezimalsystem
20 Brückenkurs Die gebräuchlichste Bitfolge umfasst 8 Bits, sie deckt also 2 8 =256 Möglichkeiten ab, und wird ein Byte genannt. Zwei Bytes, also 16 Bits, bilden ein Wort, und 4 Bytes, also 32 Bits, formen
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrTechnische Grundlagen der Informatik Kapitel 8. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt
Technische Grundlagen der Informatik Kapitel 8 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 8: Themen Zahlensysteme - Dezimal - Binär Vorzeichen und Betrag Zweierkomplement Zahlen
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
MehrGleitkommaarithmetik und Pivotsuche bei Gauß-Elimination. Lehrstuhl für Angewandte Mathematik Wintersemester 2009/10. 14.
Gleitkommaarithmetik und Pivotsuche bei Gauß-Elimination Vorlesung Computergestützte Mathematik zur Linearen Algebra Lehrstuhl für Angewandte Mathematik Wintersemester 2009/0 4. Januar 200 Instabilitäten
MehrDHBW Karlsruhe, Vorlesung Programmieren, Klassen (2)
DHBW Karlsruhe, Vorlesung Programmieren, Klassen (2) Aufgabe 3 Bankkonto Schreiben Sie eine Klasse, die ein Bankkonto realisiert. Attribute für das Bankkonto sind der Name und Vorname des Kontoinhabers,
Mehr2 Rechnen auf einem Computer
2 Rechnen auf einem Computer 2.1 Binär, Dezimal und Hexadezimaldarstellung reeller Zahlen Jede positive reelle Zahl r besitzt eine Darstellung der Gestalt r = r n r n 1... r 1 r 0. r 1 r 2... (1) := (
MehrDezimalkomma (decimal point) rechts von Stelle mit Wertigkeit 100 nachfolgende Stellen haben Wertigkeit 10-1, 10-2, etc.
Fixpunktdarstellung Fixed-point numbers Bsp. Dezimaldarstellung Dezimalkomma (decimal point) rechts von Stelle mit Wertigkeit 100 nachfolgende Stellen haben Wertigkeit 10-1, 10-2, etc. Binärdarstellung
MehrRechnerarithmetik Ganzzahlen und Gleitkommazahlen Ac 2013
Rechnerarithmetik Ganzzahlen und Gleitkommazahlen Ac 2013 Im folgenden soll ein Überblick über die in Computersystemen bzw. Programmiersprachen verwendeten Zahlen inklusive ausgewählter Algorithmen (in
MehrEinführung in. Logische Schaltungen
Einführung in Logische Schaltungen 1/7 Inhaltsverzeichnis 1. Einführung 1. Was sind logische Schaltungen 2. Grundlegende Elemente 3. Weitere Elemente 4. Beispiel einer logischen Schaltung 2. Notation von
MehrProtokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen
Protokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen Technische Informatik Versuch 2 Julian Bergmann, Dennis Getzkow 8. Juni 203 Versuch 2 Einführung Im Versuch 2 sollte sich mit
MehrTheoretische Informatik SS 04 Übung 1
Theoretische Informatik SS 04 Übung 1 Aufgabe 1 Es gibt verschiedene Möglichkeiten, eine natürliche Zahl n zu codieren. In der unären Codierung hat man nur ein Alphabet mit einem Zeichen - sagen wir die
Mehr- Strukturentwurf elementarer Rechenwerke - Grund-Flipflop (RS-Flipflop) - Register, Schieberegister, Zähler
3.Übung: Inhalte: - binäre Logik, boolsche Gleichungen - logische Grundschaltungen - trukturentwurf elementarer echenwerke - Grund-Flipflop (-Flipflop) - egister, chieberegister, Zähler Übung Informatik
MehrZahlensysteme. von Christian Bartl
von Inhaltsverzeichnis Inhaltsverzeichnis... 2 1. Einleitung... 3 2. Umrechnungen... 3 2.1. Dezimalsystem Binärsystem... 3 2.2. Binärsystem Dezimalsystem... 3 2.3. Binärsystem Hexadezimalsystem... 3 2.4.
MehrWintersemester Maschinenbau und Kunststofftechnik. Informatik. Tobias Wolf http://informatik.swoke.de. Seite 1 von 18
Kapitel 3 Datentypen und Variablen Seite 1 von 18 Datentypen - Einführung - Für jede Variable muss ein Datentyp festgelegt werden. - Hierdurch werden die Wertemenge und die verwendbaren Operatoren festgelegt.
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrLineare Gleichungssysteme
Brückenkurs Mathematik TU Dresden 2015 Lineare Gleichungssysteme Schwerpunkte: Modellbildung geometrische Interpretation Lösungsmethoden Prof. Dr. F. Schuricht TU Dresden, Fachbereich Mathematik auf der
MehrDas Verfahren in Hardware
Das Verfahren in Hardware Links Shift 8 Bit Multiplikand Demonstration mit 1001 * 0110 = 110110 2.Links Shift 8 Bit ALU Rechts Shift 4 Bit Multiplikator 3.Rechts Shift 8 Bit Produkt 1. Produkt = Produkt
MehrNegative Zahlen. Lösung: Ordne in einen Zahlenstrahl ein! 7;5; 3; 6. Das Dezimalsystem
Negative Zahlen Negative Zahlen Ordne in einen Zahlenstrahl ein! 7;5; 3; 6 Das Dezimalsystem Zerlege in Stufen! Einer, Zehner, usw. a) 3.185.629 b) 24.045.376 c) 3.010.500.700 Das Dezimalsystem a) 3M 1HT
MehrPrimzahlen und RSA-Verschlüsselung
Primzahlen und RSA-Verschlüsselung Michael Fütterer und Jonathan Zachhuber 1 Einiges zu Primzahlen Ein paar Definitionen: Wir bezeichnen mit Z die Menge der positiven und negativen ganzen Zahlen, also
MehrBinär Codierte Dezimalzahlen (BCD-Code)
http://www.reiner-tolksdorf.de/tab/bcd_code.html Hier geht es zur Startseite der Homepage Binär Codierte Dezimalzahlen (BCD-) zum 8-4-2-1- zum Aiken- zum Exeß-3- zum Gray- zum 2-4-2-1- 57 zum 2-4-2-1-
Mehr1. Man schreibe die folgenden Aussagen jeweils in einen normalen Satz um. Zum Beispiel kann man die Aussage:
Zählen und Zahlbereiche Übungsblatt 1 1. Man schreibe die folgenden Aussagen jeweils in einen normalen Satz um. Zum Beispiel kann man die Aussage: Für alle m, n N gilt m + n = n + m. in den Satz umschreiben:
MehrInhalt: Binärsystem 7.Klasse - 1 -
Binärsystem 7.Klasse - 1 - Inhalt: Binärarithmetik... 2 Negative Zahlen... 2 Exzess-Darstellung 2 2er-Komplement-Darstellung ( two s complement number ) 2 Der Wertebereich vorzeichenbehafteter Zahlen:
MehrA.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1
Spezielle Schaltnetze Spezielle Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Übersicht in diesem Abschnitt: : Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich
MehrEnglische Division. ... und allgemeine Hinweise
Das folgende Verfahren ist rechnerisch identisch mit dem Normalverfahren; es unterscheidet sich nur in der Schreibweise des Rechenschemas Alle Tipps und Anmerkungen, die über die Besonderheiten dieser
MehrMultiplikation. Grundlagen der Rechnerarchitektur Logik und Arithmetik 79
Multiplikation Grundlagen der Rechnerarchitektur Logik und Arithmetik 79 Multiplikation nach der Schulmethode Gegeben seien die Binärzahlen A und B. Was ist a * b? Beispiel: Multiplikand A: 1 1 0 1 0 Multiplikator
MehrDie Gleichung A x = a hat für A 0 die eindeutig bestimmte Lösung. Für A=0 und a 0 existiert keine Lösung.
Lineare Gleichungen mit einer Unbekannten Die Grundform der linearen Gleichung mit einer Unbekannten x lautet A x = a Dabei sind A, a reelle Zahlen. Die Gleichung lösen heißt, alle reellen Zahlen anzugeben,
MehrGrundlagen der Betriebssysteme
Grundlagen der Betriebssysteme [CS2100] Sommersemester 2014 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 2 Zahlendarstellungen
MehrEinführung. Vorlesungen zur Komplexitätstheorie: Reduktion und Vollständigkeit (3) Vorlesungen zur Komplexitätstheorie. K-Vollständigkeit (1/5)
Einführung 3 Vorlesungen zur Komplexitätstheorie: Reduktion und Vollständigkeit (3) Univ.-Prof. Dr. Christoph Meinel Hasso-Plattner-Institut Universität Potsdam, Deutschland Hatten den Reduktionsbegriff
MehrPraktikum Grundlagen der Elektronik
Praktikum Grundlagen der Elektronik Versuch EP 7 Digitale Grundschaltungen Institut für Festkörperelektronik Kirchhoff - Bau K1084 Die Versuchsanleitung umfasst 7 Seiten Stand 2006 Versuchsziele: Festigung
MehrG Zahlendarstellung und Rechnerarithmetik
G Zahlendarstellung und Rehnerarithmetik G.1 1 Einordnung Ebene 6 Ebene 5 Ebene 4 Problemorientierte Sprahe Assemblersprahe Betriebssystem Ebene 3 ISA (Instrution Set Arhiteture) Ebene 2 Ebene 1 Ebene
MehrNumerisches Programmieren, Übungen
Technische Universität München SoSe 0 Institut für Informatik Prof Dr Thomas Huckle Dipl-Math Jürgen Bräckle Nikola Tchipev, MSc Numerisches Programmieren, Übungen Musterlösung Übungsblatt: Zahlendarstellung,
MehrCodierungsverfahren SS 2011. Reed-Solomon-Codes zur Mehrblock-Bündelfehler-Korrektur
Reed-Solomon-Codes zur Mehrblock-Bündelfehler-Korrektur Wie die zyklischen BCH-Codes zur Mehrbitfehler-Korrektur eignen sich auch die sehr verwandten Reed-Solomon-Codes (= RS-Codes) zur Mehrbitfehler-Korrektur.
Mehr