Aufgabe 1: Diskutieren Sie die Unterschiede bzw. die Vorteile und Nachteile der Mealy- und Moore- Zustandsmaschinen.

Transkript

1 Üungen zur Vorlesung Technische Informtik I, SS 2 Strey / Guenkov-Luy / Prger Üungsltt 3 Asynchrone Schltungen / Technologische Grundlgen / Progrmmierre Logische Busteine Aufge : Diskutieren Sie die Unterschiede zw. die Vorteile und Nchteile der Mely- und Moore- Zustndsmschinen. Moore-Mschine (nch E. Moore, Bell Ls): Ausge Y hängt nur vom internen Zustnd S: Mely-Mschine (nch G. Mely, IBM): Ausge Y hängt von Einge E und internem Zustnd S: Moore-Mschine Mely-Mschine Vorteile Nchteile Vorteile Nchteile Am Ausgng git es keine Vorkenntnisse üer die Eingngszustände E(t). Flls m Eingng verotene Zustände erscheinen, knn die Ausgelogik nicht entsprechend regieren (z.b. ei RS-Flip-Flops). Einfchere technische Relisierung im Vergleich mit der Mely-Mschine (Einfchere Ausgelogik) Ausgngssignle nhezu synchron zum Tkt. Es ist prinzipiell mindestens ein Tkt erforderlich, um uf Eingngssignle zu regieren. Am Ausgng git es Vorkenntnisse üer die Eingngszustände E(t). Flls m Eingng verotene Zustände erscheinen knn die Ausgelogik entsprechend regieren (Die Ausgelogik knn die Erscheinung verotener Zustände erkennen). Ergenis knn ein Tkt schneller ls ei einer Moore-Mschine usgegeen werden. Schwerere technische Relisierung im Vergleich mit der Moor-Mschine (Komplexere Ausgelogik) Asynchrone Eingngssignle ewirken synchrone Ausgngssignle.

2 Aufge 2:. Entwickeln Sie einen synchronen Modulo- Zähler (uch BCD-Zähler gennnt). Entwickeln Sie einen synchronen : Frequenzteiler mit positiv sowie mit negtiv flnkengetriggerten T-Flip-Flops c. Diskutieren Sie die Unterschiede zu entsprechenden synchronen Schltwerken. Modulo- Zähler X3 X2 X X Bei diesem Zustnd Umschlten BCD Zähler mit negtiv flnkengetriggerten T-Flip-Flops:. : Frequenzteiler Ein Tkt des X3-Signls entspricht Tkten des CLK-Signls. mit positiv flnkengetriggerten T-Flip-Flops. Die Whrheitstelle ist, wie ei dem Modulo- Zähler mit und vertuscht und mn nimmt die negtive Ausgänge des Flip-Flops. Der Umschltzustnd ist. X3 t T T

3 mit negtiv flnkengetriggerten T-Flip-Flops wie der BCD-Zähler oder eine Komintion von :5 und :2 Frequenzteiler Wie BCD-Zähler :5 und :2 Frequenzteiler c. Unterschiede zu den synchronen Schltwerken Vorteile Nchteile Kskdierung einfch Störungsnfällig Schnelle Rektion des Ausgngs Der Kskdierte Verzögerung (verlngsmte Ausgng regiert prllel zum Eingng Rektion der einzelnen Komponenten) innerhl eines Tkts. Einfche Beschltung Unerwünschte Zwischenzustände Vrile Frequenz Generierung der Frequenz oder Tkten der einzelnen Komponenten Aufge 3:. Welche Funktionlität ht die folgende TTL-Schltung (Begründung!)?

4 . Welche Funktionlität ht die folgende CMOS-Schltung (Begründung!)?. TTL NOR Zusmmen geschltete Emitter (Hinweis: Vergleich mit NAND Zusmmen geschltete Bsis). CMOS NOR - Hinweis: Vergleich mit NAND die p- und n-trnsistoren sind entsprechend prllel und sequentiell eschltet.

5 Aufge 4: Relisieren Sie die Funktionen A<B, A=B, A>B und Α B (A und B sind 2-Bit Binärzhlen) mit den folgend gezeigten PROM, PAL und PLA. Welche Relisierung ist die günstigste? X < Y = Z > W Minimierte Funktionen: X = Y = Z = W =

6 Alle mit einem Kreis gekennzeichneten Verindungen sind diese, die nch der Progrmmierung leien sollen:. PROM Nichtminimierte Funktion, kleinsten Progrmmierufwnd. PAL Teilweise-minimierte Funktion, mittleren Progrmmierufwnd

7 c. PLA Minimierte Funktion, größten Progrmmierufwnd Aufge 5: Gegeen ist ein progrmmierrer Logik-Bustein vom Typ GAL2RA, dessen Logik- Mkrozelle gemäß folgendem Bild ufgeut ist Die zusätzlichen Flip-Flop Eingänge hen hier folgende Bedeutung: AR Asynchronous Reset AP Asynchronous Preset PL Prllel Lod (Dten werden von PD eingelesen) PD Prllel Dt (Dteneingng für prlleles Lden) Hinweis: Ein vollständiges Dtenltt des Busteins GAL2RA finden Sie unter Erklären Sie die Bedeutung der einzelnen Komponenten. Wozu dient ds XOR- Gtter(XOR(n) ist für jede Mkrozelle mit oder progrmmierr)? Welchen Sinn ht der Multiplexer m Ausgng des Flip-Flops?

8 . Knn ein synchroner :m Frequenzteiler gemäß Aufge 2 dieses Bltts mit einem GAL2RA implementiert werden (Begründung!)? Hinweis: Üerlegen Sie, wie ein D-Flip-Flop ein T-Flip-Flop simulieren knn.. Multiplexer Flip- Flop Ausgng Direkter Ausgng der UND-Mtrix Ausgng ktivieren Tkt und Steuereingng des Multiplexers Asynchronous Preset Asynchronous Reset UND- Mtrix Eingänge (wie PAL) Normler und negierter Ausgng des Flip-Flops Eingng (Progrmmiermodus) / Ausgng des Flip-Flops oder der UND-Mtrix(Betriemodus) XOR normler Eingng des Flip-Flops negierter Eingng des Flip-Flops. J, es ist möglich! Siehe Schltild. Bemerkung: Vor dem Strt des Frequenzteilers, müssen die D-Flip-Flops mit üer die PD-Eingänge (Steuersignl m PL-Eingng) gelden werden, um undefinierte Zustände zu vermeiden.