Grundlagen der Technschen Informatk 12. Übung Chrstan Knell Kene Garante für Korrekt-/Vollständgket
12. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Komparator Adderer/Subtraherer Mehr-Operanden-Adderer
12. Übungsblatt Aufgabe 1 a) Entwckeln Se enen 1-Bt-Komparater, der zwe Bts a und b mtenander verglecht und auf den Ausgängen <, > und = de Gültgket der dre Relatonen a < b, a > b und a = b ausgbt (1 entspreche wahr). Achten Se darauf, dass stets genau ener der dre Ausgänge aktv st. a b < > = 0 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 0 1 ' ' ab
12. Übungsblatt Aufgabe 1 a) Entwckeln Se enen 1-Bt-Komparater, der zwe Bts a und b mtenander verglecht und auf den Ausgängen <, > und = de Gültgket der dre Relatonen a < b, a > b und a = b ausgbt (1 entspreche wahr). Achten Se darauf, dass stets genau ener der dre Ausgänge aktv st. a b < > = 0 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 0 1 ' ' ab
12. Übungsblatt Aufgabe 1 a) Entwckeln Se enen 1-Bt-Komparater, der zwe Bts a und b mtenander verglecht und auf den Ausgängen <, > und = de Gültgket der dre Relatonen a < b, a > b und a = b ausgbt (1 entspreche wahr). Achten Se darauf, dass stets genau ener der dre Ausgänge aktv st. a b < > = 0 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 1 0 0 1 ' ' ab ab ab ab
12. Übungsblatt Aufgabe 1 a) Entwckeln Se enen 1-Bt-Komparater, der zwe Bts a und b mtenander verglecht und auf den Ausgängen <, > und = de Gültgket der dre Relatonen a < b, a > b und a = b ausgbt (1 entspreche wahr). Achten Se darauf, dass stets genau ener der dre Ausgänge aktv st. ' ' ab ' ' ab ' ' ab ab
12. Übungsblatt Aufgabe 1 b) Entwerfen Se nun ene dgtale Schaltung, deren Engänge de Ausgänge K 0 = (< 0,> 0,= 0 ) und K 1 = (< 1,> 1,= 1 ) zweer Komparatoren snd und de dese lexkographsch auf de Ausgabe (<,>,=) reduzert. Dabe soll K 0 neder- und K 1 höherwertg sen.
12. Übungsblatt Aufgabe 1 b) Erweterung auf 2 Bt: A > B, wenn entweder: (1) > 1 (2) = 1 & > 0 A < B, wenn entweder: (1) < 1 (2) = 1 & < 0 A = B, wenn: (1) = 0 & = 1
12. Übungsblatt Aufgabe 1 b) Erweterung auf 2 Bt: entsprcht ener Kaskaderung des Komparators
12. Übungsblatt Aufgabe 1 c) Betrachten Se schleßlch de n a) und b) entworfenen Schaltungen jewels als Blackbox mt folgenden Schaltsymbolen: Entwerfen Se ausschleßlch mt desen Komponenten enen Komparator für vorzechenlose 4-Bt-Bnärzahlen. Welche Möglchketen gbt es, de Komponenten zusammenzuschalten, und welche Auswrkungen hat des auf de benötgte Fläche und den krtschen Pfad?
12. Übungsblatt Aufgabe 1 c) Welche Möglchketen gbt es, de Komponenten zusammenzuschalten? Zwe Varanten stehen zur Auswahl, de jewels ver 1-Bt- Komparatoren und dre der entworfenen lexkographschen Reduzerer benötgen. Be der ersten Varante werden de Reduzerer lnear n dre Stufen zusammengeschalten. Be der zweten Varante werden se baumartg n zwe Stufen zusammengeschalten.
12. Übungsblatt Aufgabe 1 c) Erweterung auf 4 Bt = Kaskaderung des Verfahrens aus b): Kettenprogresson (n-1 Stufen)
12. Übungsblatt Aufgabe 1 c) Erweterung auf 4 Bt = Kaskaderung des Verfahrens aus b): Baumartg (log 2 (n) Stufen)
12. Übungsblatt Aufgabe 1 c) Welche Auswrkungen hat des auf de benötgte Fläche und den krtschen Pfad? Da glech vele Komponenten verwendet werden, st de Fläche (bs auf de vernachlässgbaren Kabellängen) der beden Lösungen glech. De Anzahl der jewels notwendgen Stufen macht jedoch berets deutlch, dass der krtsche Pfad be der lnearen Lösung lnear (O(n)) stegt, be der baumartgen Lösung aber nur logarthmsch (O(log(n)))
12. Übungsblatt Aufgabe 2 a) Realseren Se sowohl enen Halbadderer als auch enen Volladderer ausschleßlch mt NAND-Gattern. Bestmmen Se jewels de Anzahl der verwendeten Gatter und de Länge des krtschen Pfades.
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Halbadderer ausschleßlch mt NAND-Gattern. Halbadderer: summeren de beden Engangsbts a und b und legen de Summe auf den Ausgang s zusätzlch wrd en Übertragungsbt c +1 erzeugt
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Halbadderer ausschleßlch mt NAND-Gattern. Halbadderer: a b s c +1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 s a b a b
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Halbadderer ausschleßlch mt NAND-Gattern. Halbadderer: a b s c +1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 c a b 1
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Halbadderer ausschleßlch mt NAND-Gattern. b a a b s )) ( ( ) ) (( b b a b a a ) ( ) ( b a a b b a a b s
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Halbadderer ausschleßlch mt NAND-Gattern. c a b 1 c 1 a b ( ab ) ( ab )
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Halbadderer ausschleßlch mt NAND-Gattern. s (( aa ) b ) ( a ( bb )) c ( a b ) ( a b 1 )
12. Übungsblatt Aufgabe 2 a) Bestmmen Se jewels de Anzahl der verwendeten Gatter und de Länge des krtschen Pfades. Bem Halbadderer legt en gültges c out -Sgnal nach 2 und en s-sgnal nach 3 Gatterlaufzeten am Ausgang an. Es genügen 5 Gatter zur Realserung enes HAs.
12. Übungsblatt Aufgabe 2 a) Bestmmen Se jewels de Anzahl der verwendeten Gatter und de Länge des krtschen Pfades. optmale Implementerung:
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Volladderer ausschleßlch mt NAND-Gattern. Volladderer: bestzen zusätzlche enen Übertragungsengang und snd somt n der Lage, vorhergehende Stellen n de Berechnung enzubezehen
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Volladderer ausschleßlch mt NAND-Gattern. Volladderer: Enen Volladderer erhält man durch Verschachtelung zweer Halbadderer
12. Übungsblatt Aufgabe 2 a) Realseren Se enen Volladderer ausschleßlch mt NAND-Gattern.
12. Übungsblatt Aufgabe 2 a) Bestmmen Se jewels de Anzahl der verwendeten Gatter und de Länge des krtschen Pfades. Bem Volladderer legt en gültges c out -Sgnal nach 5 und en s-sgnal nach 6 Gatterlaufzeten am Ausgang an. Es genügen 9 Gatter zur Realserung enes VAs
12. Übungsblatt Aufgabe 2 b) Erstellen Se aus den Volladdererzellen aus a) enen Rpple-Carry-Adderer (RCA) für 4 Bt brete Operanden. Wevele Gatter enthält der krtsche Pfad des gesamten Schaltnetzes nun?
12. Übungsblatt Aufgabe 2 b) Erstellen Se aus den Volladdererzellen aus a) enen Rpple-Carry-Adderer (RCA) für 4 Bt brete Operanden. Wevele Gatter enthält der krtsche Pfad des gesamten Schaltnetzes nun? Rpple-Carry-Adderer: Hnterenanderschaltung von Volladderern n-bt-rpple-carry-adderer n Volladderer
12. Übungsblatt Aufgabe 2 b) Erstellen Se aus den Volladdererzellen aus a) enen Rpple-Carry-Adderer (RCA) für 4 Bt brete Operanden. Wevele Gatter enthält der krtsche Pfad des gesamten Schaltnetzes nun? De Gesamtlaufzet beträgt 12 Gatterlaufzeten für s 3 und 11 Gatterlaufzeten für c out
12. Übungsblatt Aufgabe 2 c) Erwetern Se den RCA aus b) nun um ene Substraktonsfunkton. Es soll A B berechnet werden, wenn der zusätzlche Steuerengang sub aktv st (st sub naktv, soll weterhn A + B berechnet werden). Geben Se jewels ene Lösung an, de ) das 1er-Komplement und ) das 2er-Komplement zur Berechnung nutzt.
12. Übungsblatt Aufgabe 2 c) Erzeugung negatver Zahlen (Komplementerer) De Komplementbldung erfolgt durch XOR-Gatter de als steuerbarer Inverter arbeten.
12. Übungsblatt Aufgabe 2 c) Erwetern Se den RCA aus b) nun um ene Substraktonsfunkton.
12. Übungsblatt Aufgabe 2 d) Entwerfen Se schleßlch ene Komponente, de bestmmt, ob en arthmetscher Überlauf vorlegt, und für bede Varanten aus c) verwendet werden kann. En arthmetscher Überlauf legt vor, falls de beden Argumente A und B dasselbe Vorzechen bestzen, das Ergebns jedoch en anderes (vergleche Übung 4). Im Fall von 4-Bt-Zahlen können wr also formuleren: v a 3 b' 3 s3 a3b' 3 s 3
12. Übungsblatt Aufgabe 3 Entwerfen Se en Schaltnetz für de Addton von ver 4 Bt langen Summanden U, V, W und X, das bespelswese für de Addton von Telprodukten enes Multplzerers benutzt werden könnte: Verwenden Se dre Rpple-Carry-Adderer, um zuerst U + V und W + X zu berechnen und anschleßend de beden Telsummen zu adderen. Gehen Se davon aus, dass nur de Volladderer aus Aufgabe 2a) verwendet werden und annoteren Se de Gatterverzögerungen an deren Ausgänge.
12. Übungsblatt Aufgabe 3 Verwenden Se dre Rpple-Carry-Adderer, um zuerst U + V und W + X zu berechnen und anschleßend de beden Telsummen zu adderen.
12. Übungsblatt Aufgabe 3 Verwenden Se dre Rpple-Carry-Adderer, um zuerst U + V und W + X zu berechnen und anschleßend de beden Telsummen zu adderen.
12. Übungsblatt Aufgabe 3 We vele NAND-Gatterverzögerungszeten umfasse dann der krtsche Pfad mnmal, wenn nur de n Aufgabe 2a) entworfenen Volladderer verwendet werden dürfen?
12. Übungsblatt Aufgabe 3 De Zahlen unter den VAs geben de jewels größte NAND- Gatterverzögerungszet an.
12. Übungsblatt Danke für de Aufmerksamket