Angewandte Physik II: Elektronik

Transkript

1 Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik Prof. Karl Brunner: Raum E99, Tel. 5898, 7. Digitaltechnik. Logische Grundfunktionen 2. Realisierung von logischen Grundfunktionen 3. Logik-Familien

2 Elektronik für Physiker Prof. Brunner SS 26 Digitaltechnik Nur 2 mögliche Systemzustände /, off/on, aus/an, low/high, V/5V Vorteil: Eindeutige Information, kein Informationsverlust mit gewissen Toleranzen: 4.5V on Dualcodierung mit Stellen-/Bitanzahl N: X N N N 2 i N N 2 + N i 2 i Binär:, Headezimal:,,2,3,4,5,6,7,8,9,A,B,C,D,E,F Dezimal:,,2,3,4,5,6,7,8,9 z.b.: (binär) 5B (headezimal) 9 (dezimal)

3 Elektronik für Physiker Prof. Brunner SS 26 Digitale Datentechnik Digitale Datenspeicherung: (a) elektronisch: Bits Kondensatorladungen (RAM) (b) magnetisch: Bits magnetische Domänen (Festplatte) (c) optisch: Bits Refleionsbereiche (CD-ROM) Digitale Datenübertragung: (a) elektrisch: Spannungspuls in Kupferkabel (Coa, Twisted Pair) (b) elektromagnetisch: Funktechnik (z.b. Mobilfunk, Richtfunk) (c) optisch: Lichtleitfaser (Plastik, Glas, > Gbit/s) Digitale Datenverarbeitung: (a) Digitale Daten: (b) Analoge Daten: (c) Optische Kommunikation: Mikroprozessoren (elektrisch) Signalprozessoren (elektrisch) Adressen-Dekodierer (optisch) Datenwandler zur Erfassung analoger und Darstellung digitaler Daten (a) Analog Digital (ADC Analog-Digital-Konverter) Datenerfassung (b) Digital Analog (DAC Digital-Analog-Konverter) Datendarstellung

4 Elektronik für Physiker Prof. Brunner SS 26 Boolesche Algebra, Schaltalgebra: zweiwertige Variable / mit 3 Grundfunktionen AND, OR, NOT (UND, ODER, NICHT) Konjunktion: (AND) y Disjunktion: (OR) y Negation: (NOT) y 7. Logische Grundfamilien AND OR NOT 2 y 2 y y Darstellung durch Schalter (offen): Reihenschaltung Parallelschaltung Pin-Wechsel 2 y 2 y y

5 Elektronik für Physiker Prof. Brunner SS 26 Schaltsymbole AND OR NOT (neu) 2 & y (alt)

6 Elektronik für Physiker Prof. Brunner SS 26 Theoreme der Rechenoperationen Konjunktion (AND) 2 2 ( 2 3 ) ( 2 ) 3 ( ) ( + 2 ) ( ) Disjunktion (OR) ( ) ( + 2 ) ( + 2 )( + 3 ) Gesetz Kommutativ- Assoziativ- Distributiv- Absorptions- Tautologie- Negations- Doppeltes Negations- De Morgans Operationen mit /

7 Elektronik für Physiker Prof. Brunner SS 26 Beispielschaltungen für Theoreme Absorptionsgesetz: ( + 2 ) 2 Tautologiegesetz: y

8 Elektronik für Physiker Prof. Brunner SS 26 NOR (invertiertes OR) (Gatterbaustein Nr. 742) NOR NAND (invertiertes AND) (Nr. 74, TTL) + NAND Abgeleitete Verknüpfungen 2 y 2 y & EXOR (Antivalenz, ) (Nr. 7486) + ANTIV EXNOR (Äquivalenz, ) (Nr ) + ÄQUIV y 2 y

9 Elektronik für Physiker Prof. Brunner SS 26 Abgeleitete Verknüpfungen und Grundfunktionen Jede abgeleitete Verknüpfung (NAND, NOR, ) kann durch Grundfunktionen AND, OR, und NOT dargestellt werden Grundfunktionen AND, OR, NOT und jede abgel. Verknüpfung können durch abgeleitete Verknüpfung (z.b. NAND) dargestellt werden Konjunktion: 2 NAND 2 Disjunktion: + 2 NAND 2 Negation: NAND

10 Elektronik für Physiker Prof. Brunner SS 26 Bestimmung logischer Funktionen Aufstellung der Wahrheitstafel/Funktionstabelle i.a. (wenn mehr Zeilen mit y als mit y) ist günstig: Darstellung in disjunktiver Normalform (mit ODER): Methode in 3 Schritten: () Bilde für jede Zeile mit y die UND-Verknüpfung der i falls i, und falls i i (2) Verknüpfe alle so ermittelten Zeilenfunktionen mit ODER (3) Vereinfache die Gesamtfunktion mit Hilfe der Verknüpfungstheoreme (analog für andere Ausgänge y k )

11 Elektronik für Physiker Prof. Brunner SS 26 Beispiel: Wahrheitstafel und logische Funktion () UND-Verknüpfung der Zeilen mit y 2 3 y K 3 23 K 5 23 K 7 23

12 Elektronik für Physiker Prof. Brunner SS 26 Beispiel: Wahrheitstafel und logische Funktion (2) ODER-Verknüpfung der Konjunktionen (3) Vereinfachung der Verknüpfung mit Theoremen: ) ( ) )( ( ) ( )) ( ( y y + + & & 2 3 y

13 Elektronik für Physiker Prof. Brunner SS Logik-Familien Unterscheidung der Familien nach elektronischen Bausteinen:. RTL Resistor-Transistor-Logic DTL Diode-Transistor-Logic TTL Transistor-Transistor-Logic I2L Integrated-Injection-Logic ECL Emitter-Coupled-Logic NMOS N-type Metal Oide Semiconductor Logic CMOS Complementary MOS-Logic Auswahlkriterien: Betriebsspannung High- und Low-Pegelwerte Leistungsaufnahme P Gatterlaufzeit τ, d.h. ma. Schaltfrequenz Ausgangsbelastbarkeit fan out (Anzahl der ansteuerbaren Norm-Eingänge) Eingangslast fan in ECL Bed. Σ(fan in) der Folgeschaltung < (fan out) des Ausgangs ν (Hz)

14 Elektronik für Physiker Prof. Brunner SS 26 Physikalische Realisierungen logischer Grundfunktionen: Logikpegel und Pegeltoleranzen i. A. wird verwendet: Logikpegel für positive Logik H, L z.b. RTL-Logik: Bipolartransistor als logischer Schalter U + U a Inverter: U e R B R E R C U a Inverter U H U L S H S L verboten H L U L U H U e U e L: Tr. sperrt, I C, U a U + S H H-Störabstand U e H: Tr. leitet, I C >, U a U + -I C R C S L L-Störabstand Grenzspannungen: U H <.5U + (falls Last R V R C ), z.b. U H.5V bei U + 5V U L <U BE.6V (Si), z.b. U L.4V Dimensionierung: möglichst geringe Verlustleistung (R groß), aber kleines τrc Möglich ist Übergang zu negativer Logik: H, L und: NOR NAND, OR AND, NOT NOT

15 Elektronik für Physiker Prof. Brunner SS 26 Widerstand-Transistor-Logik (RTL) Integrierte, relativ niederohmige Vorwiderstände an Basis-Eingängen: Vorteil: Einfache Schaltung, auch mit Transistoren mit geringer Stromverst. Aber: Fan out < 5 Gatterlaufzeit >25 ns Bsp.-Funktion: U H oder U 2 H: U a L U U 2 L: U a H NOR-Gatter (bei positiver Logik)

16 Elektronik für Physiker Prof. Brunner SS 26 Transistor-Transistor-Logik (TTL) Transistor mit mehreren (2) Emittern, und Gegentaktendstufe U L oder U 2 L EB leitet, Strom fließt über R in Emitter E (oder E 2 ) T 2 sperrt, da kein Basisstrom T 3 sperrt T 4 leitet (liefert Strom an Ausgang) U a H U H, U 2 H (+5V) BC leitet, Strom fließt über R in Kollektor T 2 leitet T 3 leitet (den Rückstrom aus Folgegatter) T 4 sperrt U a L NAND-Gatter Standard TTL-NAND-Gatter Vorteil: hohe Ausgangsströme möglich Nachteil: Hohe Verlustleistung, langsam wg. Tr.-Sättigung Abhilfe: Low-Power Schottky TTL (Spannungsgegenkopplung mit integrierter Schottkydiode)

17 Elektronik für Physiker Prof. Brunner SS 26 TTL Open-Collector-Ausgänge: Wired-AND-Verknüpfung Viele npn-transistoren mit Emitter auf Masse (statt Gegentaktendstufe) Kollektoren parallel verdrahtet ( wired ) Gemeinsamer Ausgang U a mit R C : Alle Ausgänge U ai H: U a H Sonst (mind. U ai L): U a L Reduzierte Zahl der Ausgänge Weniger Verdrahtung

18 Elektronik für Physiker Prof. Brunner SS 26 TTL Tristate Ausgänge Ziel: Ein ausgewähltes Gatter soll Ausgangszustand definieren (Bussystem) Mögliche Lösung: Open-Collector mit N- hochohmigen Gattern (langsam) Bessere Lösung: Gegentaktstufe mit Steuerkanal EN EN: Inverter y Zustand : low Zustand 2:high EN: Zustand 3: Z-State T,T 2, und Ausgang hochohmig (belastet Bus nicht) Inverter mit Tristate-Ausgang Schaltsymbol:

19 Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 8. Schaltnetze. Zahlendarstellung 2. Kombinatorische Anwendungsschaltungen 9. Schaltwerke. Monostabile Kippschaltung 2. Astabile Kippschaltung 3. Bistabile Kippschaltung

20 Elektronik für Physiker Prof. Brunner SS 26 Schaltnetze - Schaltwerke Schaltnetze: logische Netzwerke, bei denen Ausgänge y i f( i ) eindeutig und direkt durch die aktuellen Eingänge i bestimmt sind z. B.: Decoder, (De-)Multipleer y i n..... Schaltnetz..... y y j y m X Schaltnetz n m Vektorielle Darstellung Y Schaltwerke: logische Netzwerke, bei denen Ausgänge y i f( i ) durch aktuelle Eingänge i, interne Zustände a i oder frühere Eingangszustände i (t j ) bestimmt sind z. B.: Kippschaltungen, Microcontroller, Mikroprozessor, PC Beide können nur binäre Werte i verarbeiten

21 Elektronik für Physiker Prof. Brunner SS 26 Schaltnetze (Kombinatorische Logik) Logische Variable i (bzw. y i ) sind voneinander unabhängige binäre Werte (/) oder Dualzahlen mit definierter Stellenwertigkeit Logikfunktionen haben Regeln, die von Wertigkeit der Variablen abhängt: Additionsbefehl im Dezimalsystem: + 2 dezimal ( 2 ) Additionsbefehl im Dualsystem: + dual ( ) Disjunktion von logischen Variablen: + logik

22 Elektronik für Physiker Prof. Brunner SS Zahlendarstellung Positive ganze Zahlen: Bsp: 5253 dez Dualcode Dual Stellenw. Headezimalcode Dual 3 B 9 5 He Stellenwert Binary Coded Digit Kodierung (BCD-Code) positiver ganzer Zahlen Dezimal BCD Stellenw. Nur, 9 der Headezimalzahlen wird genutzt für Displays und im Finanzwesen

23 Elektronik für Physiker Prof. Brunner SS 26 Zahlendarstellung: ganze Zahlen mit Vorzeichen Vorzeichen wird durch zusätzliches Bit (-) s dargestellt Nachteil: Addition/Subtraktion schwierig Zur einfachen Subtraktion/Addition von Zahlen ist eine feste Wortbreite notwendig Dualzahl in Zweierkomplement-Darstellung B N (2) Bsp. Wortbreite 8 Bit: (,,255) (-28,.,27) +8 dez s B N -8 dez s X Stellenw.

24 Elektronik für Physiker Prof. Brunner SS 26 Zweierkomplement-Darstellung dualer Zahlen Komplement-Bildung (Negation) einer Binärzahl B N : Einerkomplement: Negation jeder Stelle B N () - B N 2 N -B N Zweierkomplement: Negation jeder Stelle und Addition von : B N (2) B N () + 2 N +- B N Es gilt für Dualzahlen in Zweierkomplement-Darstellung: -B N B N (2) (Die höchste Überlaufstelle des Vorzeichenbits bleibt unbeachtet) B 45 dez B () Einerkompl. B (2) Zweierkompl -45 dez

25 Elektronik für Physiker Zahlenformate für Gleitkomma-Zahlen nach IEEE-P754-Standard: Prof. Brunner SS 26 Gleitkomma-Dualzahlen Wie im Dezimalsystem Z M E ist im Dualsystem: Z 2 M 2 E IEEE-P754-Standard: Z (-) S M 2 E-Offset Normierung: m, E im Offset-Dualzahl-Code M m N 2 i + m 2 + m mi 2 i Bsp: 225,825,, E Zahlenformat: Einfach: S e 7... e m... m 23 (m verborgen, m Stellenwert ½) Doppelt: S e... e m... m 52 Intern: S e 4... e m... m 63 Format Wortbreite Breite Eponent Bereich Breite Mantisse Bereich Einfach 32 bit 8 bit 2 ±27 ±38 23 bit 7 Dez. Stellen Doppelt 64 bit bit 2 ±23 ±38 52 bit 6 Dez. Stellen Intern 8 bit 5 bit 2 ±6383 ± bit 9 Dez. Stellen

26 Elektronik für Physiker Prof. Brunner SS Kombinatorische Anwendungsschaltungen Multipleer/Demultipleer sollen logische Eingangs- auf Ausgangskanäle durchschalten Speziell: ein Eingang oder Ausgang soll selektiert werden Notwendig zur Kanal-Auswahl: Decoder, der mit Dualzahl (a, a ) vorgegebene Steuerleitung auswählt und auf HIGH setzt Dualzahl Steuerleitungen Steuerleitungen Dualzahl a a -aus-4 Decoder y y y 2 y y y 2 Prioritäts- Encoder a a y 3 y 3

27 Elektronik für Physiker Prof. Brunner SS 26 Realisierung eines -aus-4-decoders A a,a bezeichnet Kanal y A auf High/ Wahrheitstafel Aufbau aus AND und NOT-Gatter 3 2 y y y 2 y 3 a a A 3 2,,, a a y a a y a a y a a y

28 Elektronik für Physiker Prof. Brunner SS Kombinatorische Anwendungsschaltungen Multipleer schaltet einen von mehreren logischen Eingängen auf einen Ausgang y y a a d + a a d + a a d + a a d 2 3 Demultipleer schaltet einen Eingang d auf einen von mehreren Ausgängen

29 Elektronik für Physiker Prof. Brunner SS 26 Anzeige-Decoder BCD-Zahl (4Bit A, A,A 2,A 3 ) wird in 7 Segment-Bits a g decodiert : b, c

30 Elektronik für Physiker Prof. Brunner SS 26 Komparatoren Einfacher Vergleich: Ist ab? y a ÄQUIV b a EXNOR b Für -Bit-Zahlen a, b genügt ein EXNOR-Gatter Für N-Bit-Zahlen a, b: N EXNOR-Gatter mit UND-verknüpften Ausgängen Universeller -Bit-Vergleich: ab, y ab a EXNOR b a>b, y a>b a AND NOT(b) a<b, y a<b NOT(a) AND b Vergleich von Dualzahlen mit seriell/ parallel kaskadierten -Bit-Komparatoren a b y a>b y ab y a<b

31 Elektronik für Physiker Prof. Brunner SS 26 Addierer Addition zweier Binärzahlen mit Halbaddierer: 2 Eingänge a, b 2 Ausgänge s (. Stelle) und c (Übertrag) Volladdierer berücksichtigt Übertrag von niedrigerer Stelle: 3 Eingänge a i, b i, c i 2 Ausgänge s i (i. Stelle) und c i+ (Übertrag) Aufbau aus 2 Halbadd.: EXOR c a b c s c a b c s

32 Elektronik für Physiker Prof. Brunner SS 26 Addierer für mehrstellige Dualzahlen Serielle Kaskadierung ergibt 4-Bit-Addierer (mit sequentiellem Übertrag, wie beim schriftlichen Addieren) Parallele Addition mit Übertrag-Berechnung in separatem PCL Übertrags-Variable: g generate / not gen. p propagate/ absorbed

33 Elektronik für Physiker Prof. Brunner SS 26 Subtrahierer D A B A + (-B) A + B N (2) bei Zweierkomplement-Darstellung der Dualzahlen Addierer haben Steuereingang zur Komplementierung B (2) N B () N + (realisiert mit c )

34 Elektronik für Physiker Prof. Brunner SS 26 Multiplizierer (3 ) ( 43) 3 z y Multiplikation von N-Bitzahlen mit N steuerbaren Addierern y z 43