Ferroelektrischer Feldeffekttransistor (FeFET)

Transkript

1 Ferroelektrischer Feldeffekttransistor (FeFET) Motivation Material und Ferroelektrizität Aufbau des FeFET Wirkungsweise Grundlegende Probleme/ Anforderungen Ergebnisse aus der Lit. Ausblick

2 Motivation für FeFET Ferroelectric nonvolatile memories are attractive as next generation nonvolatile memories, since they have unchallenged performance advantages over current technologies (EEPROM, flash), such as higher write endurance lower write voltage lower power consumption potentially radiation- hard aus [2] Flash Market rapidly increasing

3 Material + Ferroelektrizität Typisch: Pb(Zr 1-x Ti x )O 3 PZT (Blei-Zirkonat-Titanat) Perowskit SrBi 2 Ta 2 O 9 : SBT (Strontiumwismut-Tantalat) Perowskit-ähnlich A 2+ (Ba 2+, Ca 2+, Pb 2+ ) B 4+ (Ti 4+, Zr 4+, Mn 4+ ) O 2 - REM (Rear Earth Manganites) z.zt. CeMnO 3 und YMnO 3 und Kombinationen Fa. CovaTech, USA Abb.1 aus [1]: Ferroelektrische Festkörperspeicher basieren zum Beispiel auf dem Perowskit ABO 3. Die Ionen sind unterhalb der Curie-Temperatur in Richtung der schwarzen Pfeile verschoben. Dadurch sind die Zentren der positiven und negativen Ladungen getrennt. Es resultiert ein elektrisches Dipolmoment der Elementarzelle, das sich in einer spontanen elektrischen Polarisation des Materials (Vektor P ) niederschlägt. Durch ein hinreichend großes elektrisches Feld kann man die Richtung der Polarisation umschalten. Animation [4]

4 Kurze Historie 1963 :Moll and Tarui: prinzipielle Funktionsweise des FeFET [5] 1974: Wu: erster Versuch Si-basierter FeFET (Bi 4 Ti 3 O 12 ) [6] Aufbau + Wirkungsweise Entweder Ferroelektrikum direkt auf Si oder auf Pufferschicht

5 Kategorien back a) MFS b) MFIS c) MFMIS d) MF-ABO 3 Aus [7]

6 Zwei stabile Zustände => als Speichersignal nutzbar aus [2]

7

8 aus [2] Programming Reading

9 aus [2] Transistor IV Charakteristik [ ] " " " " " " " * * " ) "( Fe I Fe I Fe I I SD T GS h D C C C C C C C C P P V V V C P L W I + = + = + = µ n-subst.

10 Probleme: Pufferschicht oder nicht? Anforderungen an Interface Si/ferroelektrische Schicht: geringe Gitterfehlanpassung (sonst unkontrollierte GF-Zustände) Unterdrückung von chemischen Reaktionen Traps<10 12 cm -3 Vermeidung dünner low-k Zwischenschichten FE-Schicht pinhole-frei - keine ideale Grenzfläche zwischen FE und Si (traps, Ladungsinjektion) - ferroelektrische Schicht muss bei hohen Temperaturen und hohen O-Partialdrücken hergestellt / behandelt werden (MoCVD) => Oxidzwischenschicht ist sowieso vorhanden oder => anderes Verfahren (Elektronenstrahlschreiben)

11 Probleme: Miniaturisierung - Speicherdichte, Kosten - Verändern sich ferroelektrische Eigenschaften? Die alte grundlegende Frage, wie viele Einheitszellen mindestens nötig sind, damit das seiner Natur nach kollektive Phänomen der Ferroelektrizität nicht verschwindet, gewinnt somit eine hochaktuelle technologische Bedeutung [1]

12 FE direkt auf Si - MFS Max Planck Institut für Mikrostrukturphysik Halle/Sa. aus [1] Precursorschicht (amorphe, metallorganische Schicht mit entsprechender Stöchiometrie (Pb, Zi, T,O bzw. Sr, Bi, Ta, O), spin coating Elektronenstrahlschreiben, maskenlos Entwicklung, Tempern, Kristallisation ( C, t: z.b.1h) Strukturen 75 bis 1000 nm Kantenlänge Rasterkraftmikroskop Kontaktmodus ferroelektrische Domänen unterscheiden sich um 180 Phasenlage, +topografische Abbildung REM-Aufnahme eine einzelne Zelle wurde geschalten

13 aus [1] Defektminimierung durch Waferbonden um zwei Größenordnungen TEM direkt auf Si nach Waferbonden Prinzip des Bondens. Im ersten Schritt wird die ferroelektrische Schicht (gelb) au einem Si-Wafer (Hilfssubstrat, hellblau) abgeschieden, bevor sie im zweiten Schritt auf den aktiven Si-Wafer (aktives Substrat, violett) adhäsiv gebondet wird. Im Schritt 3 wird das Hilfssubstrat zum größten Teil weggeschliffen, bevor es dann im Schritt 4 endgültig abgelöst wird.

14 Mit Pufferschicht MFIS aus [2] Auch MgO/SiO 2 -Buffersandwiches [3] PZT wächst hochorientiert auf MgO gepufferten Si MgO gute Diffusionsbarriere SiO 2 ist eine der besten Passivierungen für Si

15 aus [2] Spannungsteiler an Tafel ε ε f i * t t i f Aber: Feldstärke beachten bei dünnen Schichten!

16 aus [2] To build a useful single ferroelectric transistor memory device the following attributes are required: Ferroelectric material with low ε (10 30), high Tc(>500 C) capable of high temperature processing (~900 C) Buffer layer with high ε (20 50) Relatively thick buffer layer (t f /t i ~3 5) Low leakage currents through the stack (<10-10 A/cm 2 )

17 aus [2] Rare Earth Manganites (REM) CeMnO 3, YMnO 3 A better class of ferroelectric material: Low dielectric permittivity ferroelectric Tolerant of high temperature processing Low mobile ionic charge (MOCVD) Forms an ideal interface on Silicon Scalable-small grain size/transistor scaling Integrates well into CMOS process The ideal material for FeTRAM

18 aus [2] ε ε f i

19 aus [2]

20 aus [2]

21 COVA s results CeMnO 3, YMnO 3 (REM) Key parameters of COVA s material: ε ferro ~15, ε buffer ~3.7 (SiO 2 )-25 (Ce 2 O 3 ) Leakage current of stack <10-8 A/cm 2 Curie temperature ~500 C (estimate) Coercive field ~100 kv/cm Pr=1 3 µc/cm 2 aus [2] Aufzeigen der CMOS-Integration

22 MFMIS Folie 5 Mehrschichtstrukturen Anpassung Bsp.e: Ti/Pt-Rh(M)/PbZr x Ti 1-x O 3 (F)/Pt-RhTi(M)/poly-Si(M)/SiO 2 (I)/Si(S) Ir(M)/IrO 2 /PbZr x Ti 1-x O 3 (F)/Ir/IrO 2 /poly-si(m)/sio 2 (I)/Si(S) Pt(M)/SrBi 2 Ta 2 O 9 (F)/Pt(M)/SrTa 2 O 6 (I 1 )/SiON(I 2 )/Si(S) Pt(M)/Pb 3 Ge 5 O 11 (F)/Ir(M)/(Zr,Hf)O 2 (I)/Si(S)

23 MFMIS : Easier to control interface to silicon. Better retention. More complicated process and step coverageissues. MFIS : More difficult to control interface but simpler process and simpler structure.

24 Ausblick aus [2] NDRO: nondestructive readout

25 aus [2]

26 Zusammenfassung wesentliche Vorteile: nicht flüchtig kein zerstörendes Lesen geringer Leistungsverbrauch kompaktes Zell-Design möglich => hohe Integrationsdichte klassische 1T1C-Zelle FET-RAM aus [7]

27 Literatur: [1] M. Alexe et al.: Physikalische Blätter 56/10 (2000) 1-4 [2] F.P. Gardinger et al.: Ferroelectrics 268 (2002) und [3] N.A. Basit et al.: Applied Physics Letters 73/26 (1998) [4] [5] J.L. Moll, Y. Tarui, IEEE Electronic Devices ED-10 (1963) 338 [6] S.Y. Wu, IEEE Electronic Devices ED-21 (1974) 499 [7] R. Waser, WileyVCH, Weinheim, ISBN , S