Aufbau logischer Gatter
|
|
- Fritzi Langenberg
- vor 7 Jahren
- Abrufe
Transkript
1 Aufbau logischer Gatter Vom Feldeffekt-Transistor zum Supercomputer
2 Überblick Was ist CMOS? Feldeffekt-Transistor & CMOS-Prozess kombinatorische Logikzellen sequenzielle Logikzellen weitere Logikfamilien 2
3 Der Feldeffekt-Transistor hat 3 Anschlüsse: Gate, Drain, Source funktioniert bei richtiger Auslegung wie ein Schalter ist aber bei genauerer Betrachtung eigentlich ein analoges Bauelement analoge Zustandsübergänge (Schaltflanken) begrenzte Schaltzeiten Einschwingen und Überschwingen, etc. 3
4 Schaltvorgang: Ideal & Realität Idealisierung Realität 4
5 n-kanal Enhancement MOSFET S G D D D G B G n n U GS S S 5 B p bei U GS = 0 kein Stromfluß => selbstsperrend. bei U GS > U th > 0 Stromfluß von D nach S (U th Schwellspannung)
6 Was passiert im FET? S G D n n p B pn-übergang: Gleichgewicht der Kräfte auf Elektron elektr. Kraft (zum Kern) Gitterkraft (zum Loch) (thermodyn. Vorgänge, stark temperaturabh.!) U GS bewirkt E-Feld (= zusätzl. elektr. Kraft auf Elektronen) und verschiebt dadurch Gleichgewicht. Bei U GS = U th sind die Löcher im p-si gefüllt; Elektronen können den Kanal zwischen D und S passieren. 6
7 n-kanal FET: Eingangskennlinie FET sperrt FET leitet G D S Schwellspannung Uth u GS [V] 7 A
8 Dimensionierung Schwellspannung U th Grenzwert der Spannung zwischen Schalter geschlossen und Schalter offen Einstellbar über Dotierung Ausgangsstrom I DSS Maximaler Strom, den der FET bei Schalter geschlossen führen kann Einstellbar über Verhältnis von Kanallänge L zu Kanalbreite W: I DSS W/L ( Formfaktor ) 8
9 9 Formfaktor Quotient aus Kanalbreite W und Kanallänge L T OX bestimmt Sättigungsstrom des Schalters Erlaubt Einstellen der Treiberstärke höhere Treiberstärke als X (X2, X4, X8) (X entspricht dem einfachen Inverter) Angleich p-kanal / n-kanal (Mobilität d. Löcher schlechter => ca. Faktor 2) Optimierung nach Performance / Fläche L W
10 Modell n-kanal FET drain gate source bei logisch ist der Schalter geschlossen = on bei logisch 0 ist der Schalter offen 0 = off 0 A
11 FET-Grundschaltung Sourceschaltung VCC R Gleichungssystem: U A = VCC R. I D I D = K [2(U GS -U th )U DS -U DS2 ] U DS = U A U GS = U E "" = VCC G U E = U GS D S U A 0V Steuerspannung U GS nur durch Eingangsspannung bestimmt Spannung wird invertiert
12 FET-Grundschaltung 2 Sourcefolger Gleichungssystem: VCC G D U A = R. I D I D = K (U GS -U th ) 2 U GS = U E -U A UGS S U E = +5V R U A = U E -U GS Ausgangsspannung U A vermindert verfügbare Steuerspannung U GS! Ausgangsspannung U A ist stets kleiner als Eingangsspannung 2
13 Vergleich der Schaltungen 5 4,5 4 3,5 weak Sourceschaltung Ausgangsspannung 3 2,5 2,5 Sourcefolger 0,5 strong Last (kohm) 0, 0,0 3 A
14 Starke und schwache Pegel strong "0" weak "" +5V +5V D R G "" = +5V G U E = U GS D S U A 0V U GS U E = +5V R S U A = U E - U GS 4 U GS ist nur durch U E bestimmt, unabh. von U A U GS sinkt wenn U A steigt => FET-Schalter öffnet! Schalter abh. v. Ausgang
15 Modell p-kanal FET source umgekehrt wie bei n-kanal FET! gate drain bei logisch ist der Schalter offen = off bei logisch 0 ist der Schalter geschlossen 0 = on 5
16 Vorteil komplementärer FETs n-kanal FET kann logisch 0 aktiv treiben (strong 0), logisch nur sehr schwach (weak ) p-kanal FET kann logisch aktiv treiben (strong ), logisch 0 nur sehr schwach (weak 0) Durch Kombination kann man beide logischen Pegel aktiv treiben 6
17 CMOS-Logik n-kanal FET und p-kanal-fet nennt man zueinander komplementär. es werden MOSFET-Transistoren verwendet (Metall/Oxid/Semiconductor) Complementary MOSFET CMOS CMOS treibt beide Logikpegel aktiv. In CMOS lassen sich logische Funktionen besonders effizient implementieren. 7
18 Überblick Was ist CMOS? Feldeffekt-Transistor & CMOS-Prozess kombinatorische Logikzellen sequenzielle Logikzellen weitere Logikfamilien 8
19 Der CMOS-Inverter: Funktion am Eingang: 0 am Eingang: p-fet offen n-fet geschl. 0 V DD = 0 = GND 0 p-fet geschl. n-fet offen 0 0 V DD = = GND V DD A F = A F 9 GND
20 CMOS-Inverter: Kennlinie u a p-fet leitet Die Funktion des Inverters ist im Grunde analog: Für einen Eingangspegel zwischen HI und LO kann sich ein Ausgangspegel zwischen LO und HI ergeben n-fet leitet u e 20
21 CMOS-Inverter: Technologie V DD V DD A F P-FET S G D p p n P-FET GND V in V out D n p V in N-FET V out N-FET G S n 2
22 Aufbau eines CMOS-NAND2 + V DD + V DD + V DD M M2 P-FET M M2 M M2 AB A M3 M3 V out = V DD M3 V out = 0 B M4 N-FET M4 M4 A=, B=0 A=, B= p-fets parallel 0 an A oder B für Y = n-fets in Serie an A und B für Y = 0 22
23 Aufbau eines CMOS-NOR3 V DD A B C p-fets in Serie 0 an A, B und C für Y = n-fets parallel an A, B oder C für Y = 0 23
24 CMOS-Buffer Falsch N & P-FET vertauscht V DD Richtig 2 Inverter in Serie V DD N-FET P-FET Nur schwache Pegel! 24A GND GND 2-stufige Schaltung!
25 CMOS-Gatter: allg. Aufbau Der p-stack wird aus p-fets gebildet schaltet den Ausgang auf "" VDD p-stack Der n-stack wird aus n-fets gebildet schaltet den Ausgang auf "0" in n-stack GND out 25
26 Tri-State-Ausgang p-stk n-stk Ausgang ein aus aus ein 0 aus aus Tri-state ein ein Kurzschluß in VDD p-stack erlaubt Abschalten des Ausgangs über einen Steuereingang output enable (OE). Vorteil: erlaubt mehrere Treiber an einem Bus 26A n-stack GND
27 Tri-State Bus: Probleme Bus-Contention: auf einer Leitung ist zu einem Zeitpunkt mehr als ein Treiber aktiv => hohe Ströme, Pegel undefiniert Floating Bus: auf einer Leitung ist kein Treiber aktiv => Pegel undefiniert Bus-Keeper (bus friendly Logic): FF aus antiparallelen Invertern hält den letzten Zustand, kann aber leicht overruled werden (schwache Treiberstärke) 27
28 Open-Drain Ausgang (OD) 28A Der (aktive) p-stack wird weggelassen. An seiner Stelle wird extern ein Widerstand verwendet. Ausgang "0" wird weiterhin durch den n-stack erzwungen. Es sind auch größere Ströme zulässig. Ausgang "" wird bei offenem n-stack durch den Widerstand (schwach) hergestellt: Bei größeren Strömen bricht die Spannung ein. in VDD p-stack out n-stack GND
29 Prinzip des Wired AND VDD aus Kombination mehrerer OD-Ausgänge an gemeinsamem Widerstand Y=A B... K A B... K "" = N-Stack offen GND 29
30 Aktiver Ausgang VDD p-stk n-stk Ausgang ein aus aus ein 0 aus aus Tri-state ein ein Kurzschluß in p-stack n-stack GND 30A
31 n-stack: Aufbau Ein AND-Term wird durch Serienschaltung von FETs bzw. Blöcken realisiert, ein OR-Term durch Parallelschaltung. Durch geeignete Kombination lassen sich beliebige Boolsche Verknüpfungen realisieren, allerdings mit folgenden Einschränkungen: Da der n-stack genau dann durchschalten soll, wenn die Zielfunktion "0" ist, läßt sich nur eine AND/OR Verknüpfung mit Inversion am Schluß realisieren. Da die n-fets jeweils bei "" am Eingang durchschalten, kann man also nicht mit invertierten Eingängen arbeiten. 3
32 p-stack: Aufbau Ein AND-Term wird auch hier wieder durch Serienschaltung von FETs bzw. Blöcken realisiert, ein OR-Term durch Parallelschaltung. Für die Zielfunktion gelten folgende Einschränkungen: Da der p-stack genau dann durchschalten soll, wenn die Zielfunktion "" ist, darf die Zielfunktion keine Inversion am Schluß haben. Da die p-fets jeweils bei "0" am Eingang durchschalten, kann man also nur mit invertierten Eingängen arbeiten. 32
33 Lösung der Widersprüche n-stack Inversion am Ende nicht-invertierte Eingänge De Morgan p-stack F(X, X2, X3,... Xn,, ) = F( X, X2, X3,... Xn,, ) keine Inversion am Ende nur invertierte Eingänge 33A
34 Entwurfsregeln im Überblick Durch Kombination aus Serien- und Parallelschaltung lassen sich auch komplexere Funktionen als NAND und NOR realisieren: AND-OR-Invert bzw. OR-AND-Invert, In jedem Fall mit Inversion am Ausgang (wenn nötig extra Inverter nachschalten). In jedem Fall nicht invertierte Eingänge (wenn nötig extra Inverter vorschalten). In jedem Fall p-stack oben und n-stack unten. In jedem Fall p-stack dual zu n-stack. 34
35 AOI und OAI: Terminologie AND-OR-Invert AOI22 OR-AND-Invert OAI32 A B & >= z A B C >= & z C D & D E >= AOI22 E Beispiel AOI22 OAI32 F Beispiel OAI32 AOI- und OAI-Zellen sind sehr effizient durch Serien/Parallelschaltung von FETs realisierbar 35
36 Entwurfsregeln für AOI & OAI. Gleichung G entsprechend der Funktion aufstellen (Inversion am Schluß!) n-stack (strong 0 ) Inversion am Ausgang erfolgt automatisch 2. Inversion zu Eingängen transformieren: (De Morgan) => Gleichung G* p-stack (strong ) Inversion an d. Eingängen erfolgt automatisch wegen p-kanal-fet 3. In beiden Fällen gilt: AND = Serienschaltung OR = Parallelschaltung 36
37 Entwurfsbeispiel AOI22 A B C D >= >= & z A C B D P-Stack E E z A B & >= z E A B C D N-Stack C & D 37 E
38 Rechenbeispiel Alarmanlage: Innenkreis mit Bewegungsmelder B, aktivierbar über Schalter S Außenkreis mit 2 Türkontakten K und K2, aktivierbar über Schalter S2 Alle Schalter und Kontakte low-aktiv Auslösung d. Sirene über Signal AL (high-aktiv) Gesucht: Realisierung als AOI oder OAI 38
39 Umformungen AL = ( S B) ( S2 ( K K2)) AOI: AL = ( S B) ( S2 K) ( S2 K2) nicht invertierend => Inverter am Ausg. invertierte Eingänge => Inverter an allen Eing. OAI: AL = (S B) (S2 K) (S2 K2) Inversionen bereits an den richtigen Stellen => viel günstiger zu realisieren 39
40 Alarmanlage als OAI: n-stack AL = (S B) (S2 K) (S2 K2) n-stack: S parallel B S2 parallel K S2 parallel K2 alle Parallelelemente in Serie S2 S B K K2 40
41 Alarmanlage als OAI: p-stack AL = (S B) (S2 K) (S2 K2) AL = ( S B) ( S2 K) ( S2 K2) p-stack: S in Serie mit B S2 in Serie mit K S S2 S2 S2 in Serie mit K2 Alle Serienelemente parallel B K K2 4
42 Alarmanlage als OAI: Lösung S S2 S2 p-stack: S + B, S2 + K, S2 + K2, alle parallel B S K B K2 AL n-stack: S par B, S2 par K, S2 par K2, alle in Serie S2 K K2 42
43 Transmission-Gate (TG) S A Z Funktion: Schaltbare Verbindung zwischen zwei Leitungen ( offen = echte Trennung, keine Maskierung) A A S=0 S= S Z Z 43 Realisierung: n-kanal FET und p-kanal FET parallel (strong und strong 0!) S A Z S
44 Multiplexer (Mux) 0 G 0 Funktion: Von mehreren (n) Eingangssignalen wird über einen Steuereingang eines ausgewählt und an den Ausgang durchgeschaltet. Realisierung: eines von n Transmission Gates wird aktiviert Kombinatorische Verknüpfung: 2: Mux als OAI22 + Inverter 4: Mux als OAI Inverter 0 44
45 Multiplexer-Realisierungen TG (3GE) A S Z B OAI (3GE) A S B >= >= & Z 45
46 Exklusiv-ODER (XOR) Funktion: logische Verknüpfung Y = (A B) ( A B) Realisierung: Multiplexer: B am Select-Eingang wählt zwischen A und A Kombinatorische Verknüpfung: AOI2 + NOR Y = (A B) ( (A B)) 46
47 XOR-Realisierungen TG (3GE) A B Y A AOI (2.5GE) A & >= Y >= B 47
48 Getakteter Inverter Funktion: Wie Transmission Gate, aber Signal wird invertiert Takt als Steuersignal (S) Realisierung: Serienschaltung Inverter + Transmission Gate Dabei läßt sich eine Verbindung einsparen (siehe nächste Folie) Anwendung: bei Latch und Flip-Flop 48
49 Getakteter Inv.: Realisierung CLKN A Z V DD CLKP V DD A CLKN Z CLKN CLKP Z A CLKP 49
50 Überblick Was ist CMOS? Feldeffekt-Transistor & CMOS-Prozess kombinatorische Logikzellen sequenzielle Logikzellen weitere Logikfamilien 50
51 Latch D EN Funktion: (positive enable) Eingänge D (Data) und EN (Enable), Ausgang Q Transparent: D wird direkt auf Q abgebildet Hold: letzter Zustand von Q wird eingefroren Realisierung: Ausgang Q wird entweder von D angesteuert (transparent) oder von sich selbst (Rückkopplung). Umschaltung mittels Multiplexer aus zwei TGs 5
52 Funktionsmodell eines Latch transparent hold D Q D Q EN D Q EN D Q 52
53 Wiederholung Grenzen der Geschwindigkeit Wellenausbreitung Information kann sich niemals schneller als mit Lichtgeschwindigkeit ausbreiten. (ca. 20cm/ns) Ladevorgänge Das Laden von Kapazitäten mit begrenztem Strom beansprucht Zeit. ( = RC) Bewegung der Ladungsträger Bewegung/Diffusion von Ladungsträgern im Halbleiter erfolgt nur mit begrenzter Geschwindigkeit. (Sättigungswert bei Si typ. 0, mm/ns) 53
54 Setup- und Hold-Time Eine Änderung am Eingang muss die Rückkopplungsschleife vollständig durchlaufen UND Die TGs müssen umgeschalten werden Diese Vorgänge brauchen Zeit: Decision Window (= SetupTime + Hold-Time) Innerhalb dieses Decision Window dürfen keine Flanken am Eingang auftreten (Metastabilität!) 54
55 Realisierung eines Latch CLKN D QN CLKP CLKP Q CLKN CLKP CLK CLKN Aufwand: 7 Inv. + 2 TGs = 8 Trans = 4.5 GE 55
56 D-Flip-Flop D Funktion: Eingänge D (Data) und CLK (Clock), Ausgang Q Der Zustand von D wird jeweils mit der aktiven Flanke auf Q übernommen und eingefroren. Realisierung: CLK zwei Latches in Master/Slave-Schaltung 56
57 Funktionsmodell eines Flip-Flop CLK = 0 load master hold slave D M S Q CLK = hold master load slave D M S Q 57
58 Decision Window beim Flip-Flop load master load slave load master load slave CLK t SU 50% D M t H decision window Q t PD t 58
59 Realisierung eines Flip-Flop CLKP M a s t e r CLKN S l a v e D Q CLKN CLKN CLKP CLKP Q N 59A CLKP CLKN Je Latch für Master und Slave Taktversorgung gemeinsam Eingangs- und Ausgangsbuffer gemeinsam CLKN CLK CLKP
60 Flip-Flop: Schaltungsaufwand 2 Latches entsprechen 36 Trans. = 9 GE, aber durch folgende Einsparungen Taktversorgung nur einmal (2 Inv.) Bufferung am Ausgang nur einmal (2 Inv.) Buffer am D-Eingang des Slave entfällt ( Inv.) ergibt sich ein Aufwand von 9 Inv. + 4 TGs = 26 Trans. = 6.5 GE 60
61 Weiteres Einsparpotential CLKN Treiberstärke einstellbar über W/L starker Treiber CLKP CLKP TG läßt sich einsparen CLKN schwacher Treiber 6 A
62 Flip-Flop: Implementierung V DD CLK 8/.8 D 0/.8 0/.8 t6 t5 8/.8 t8 t7 6/.8 0/.8 t4 t3 0/.8 8/.8 t6 t5 6/.8 8/.8 t20 t9 6/.8 Q t2 t 6/.8 6/.8 t4 6/.8 t3 4.5/6.7 t0 t9 4.5/3.6 6/.8 t2 t 6/.8 4.5/6.7 t8 t7 4.5/3.6 V SS 62A
63 Realisierung eines Flip-Flop CLKP CLKN D Q N CLKN CLKN CLKP CLKP Q N CLKP CLKN CLKN CLKP 63A CLK Inverter für CLK & Q 2 Speicherschleifen: TGs eingespart (Treiberstärke) TGs jeweils am Eingang Buffer eingespart (definierte Verhältnisse)
64 Setup/Hold bei anderen FFs? Bei allen Typen von Flip-Flops und Latches gibt es die Setup/Hold-Problematik (wenn auch in unterschiedlicher Ausprägung) Beim SR-Latch kann z.b. kann es zu Metastabilität kommen durch einen zu kurzer Puls an S bzw. R, oder die "gleichzeitige" (= zu rasch aufeinanderfolgende) Deaktivierung von S und R Es gibt kein Patentrezept gegen Metastabilität. 64
65 Register Ein Register ist ein Array von Flip-Flops. Ein 6-bit Register ist also ein Array aus 6 D-Flip-Flops mit gemeinsamem Takt mit gemeinsamem Clear, Enable, etc. Ein- und Ausgänge sind typischerweise zu Bussen zusammengefasst (Daten, Adressen) 65
66 Realisierung eines Speichers Flip-Flops: ca. 20 Transistoren/Bit SRAM (siehe später): 6 Transistoren/Bit DRAM (siehe später): Transistor/Bit (+ Kondensator) Realisierung größerer Speicher mittels Flip-Flops ist extrem ineffizient. unbedingt mittels RAM-Blöcken aus der Library realisieren.! 66
67 Überblick Was ist CMOS? Feldeffekt-Transistor & CMOS-Prozess kombinatorische Logikzellen sequentielle Logikzellen Datenpfadelemente weitere Logikfamilien 67
68 Datenpfad-Elemente: Beispiele Addierer Multiplizierer Barrel-Shifter (shift X by Y pos) Accumulator (add/sub + reg) Incrementer/Decrementer All-Zero-Detector / All-Ones-Detector Register File (Multiport Memory) 68
69 Datenpfad-Elemente: Layout Besonderheit: Layout der Bit-Zelle erlaubt Stapeln zu Mehrbit-Elementen: COUT[2] COUT[3] A B COUT CIN CIN S A[3] B[3] A[2] B[2] A[] B[] A[0] B[0] V SS CIN[0] S[3] S[2] S[] S[0] CIN A B COUT A[MSB:0] B[MSB:0] COUT[2] COUT[3] S[MSB:0] S control m2 m data V SS 69
70 Datenpfad-Elemente: Vorteile + einfaches Layout (wegen Regularität) + vorhersagbares, gleiches Timing für alle Bits + keine Routing-Kanäle zwischen den Zellen nötig + Belastung der Ausgänge weitgehend bekannt => Vereinfachungen im Design zulässig viele Randbedingungen => Design von Datenpfad- Elementen ist besonders schwierig 70
71 Überblick Was ist CMOS? Feldeffekt-Transistor & CMOS-Prozess kombinatorische Logikzellen sequentielle Logikzellen weitere Logikfamilien 7
72 Weitere MOS-Logikfamilien NMOS nur n-kanal FETs V DD PMOS nur p-kanal-fets V DD Nachteil: weak e = a Nachteil: weak 0 e a = 72 Vorteil: Fertigung billiger (weniger Masken) Nachteil: statischer Stromverbrauch
73 Der FET als Widerstand Integration von Widerständen ist schwierig (Kohle, Metallfilm?) Bei geeigneter Auslegung verhält sich FET in guter Näherung wie Widerstand Widerstand einstellbar über Formfaktor W/L Realisierung v. Widerständen dch FETs 73
74 Bipolare Logikfamilien: TTL TTL (Transistor-Transistor-Logic) Prinzip: Logische Verknüpfungen über Dioden- Netzwerke bzw. Transistor-Schalter sehr ähnlich wie bei CMOS, aber mit Bipolar- Transistoren statt FETs verbraucht im Ruhezustand mehr Energie weitgehend kompatibel zu CMOS weitgehend von CMOS abgelöst legendäre 74xx-Serie (Sylvania 963) 74
75 Bipolare Logikfamilien: ECL ECL (Emitter-Coupled Logic) Prinzip: Umschalten von Strompfaden in Differenzverstärkern (mit Bipolartransistoren) Wenig Spannungshub, keine Sättigung, daher extrem schnell Extrem hoher Leistungsverbrauch Weit verbreitete 0K und 00K-Familien Nicht kompatibel zu CMOS und TTL Anwendung: Glasfaser-Interface, ATM 75
76 Bi-CMOS Logik... BIpolar und CMOS gemischt Schaltung hauptsächlich in CMOS realisiert, aber Bipolar-Transistoren sind für höhere Ströme geeignet, daher für die Ausgangsstufen (Treiber) verwendet, z.t für direkte Ansteuerung von kleineren Motoren o.ä. Mischen der Technologien macht Fertigung komplizierter und daher teurer 76
77 Zusammenfassung () Grundelement der digitalen Logik ist der Enhancement-FET, wobei bei CMOS der n-kanal-typ und der p-kanal komplementär zum Einsatz kommen. Die wichtigsten Parameter des FET sind Schwellspannung und Ausgangsstrom (bzw. Formfaktor) Im Idealfall verhält sich ein FET wie ein Schalter: der n-kanal-fet schließt bei am Steuereingang, der p-kanal-fet bei 0. Die Idealisierung als Schalter funktioniert nur unter geeigneten Randbedingungen. Bei genauerer Betrachtung (im Zeit oder Amplitudenbereich) verhält sich der FET wie ein analoges Bauelement. 77
78 Zusammenfassung (2) Der Inverter ist die Grundstruktur aller Logikfunktionen. Er lässt sich technologisch einfach implementieren. Ersetzt man die beiden Einzeltransistoren durch einen sog. n-stack bzw. p-stack, so lassen sich bei geeigneter Abstimmung allgemeine logische Funktionen wie AOI und OAI implementieren, sowie als Sonderfälle auch NAND und NOR. Nicht invertierende Funktionen können in CMOS nicht einstufig realisiert werden. Weitere typische Elemente sind Transmission Gate, Multiplexer und getakteter Inverter. 78
79 Zusammenfassung (3) Mittels getakteter Inverter kann ein Latch realisiert werden, durch Master/Slave Kombination zweier Latches ein Flip-Flop. Aufgrund der Einschwingzeit der Datenpfade (und insbesondere der Speicherschleife) darf innerhalb des Decision-Window (Summe aus Setup- und Hold-Time) keine Änderung der Daten erfolgen, sonst kann Metastabilität auftreten. Die Realisierung eines ganzen Speichers mittels Flip-Flop oder Latch ist sehr ungünstig, effizienter sind hier SRAM oder DRAM. 79
80 Zusammenfassung (4) Neben dem komplementären Ausgang gibt es den Tri-State Ausgang sowie den Open Drain Ausgang. Die CMOS-Technologie ist derzeit am weitesten verbreitet, in besonderen Anwendungen findet man jedoch auch bipolare Logikfamilien wie TTL oder ECL, oder auch Bi-CMOS (für hohe Treiberleistung). 80
Aufbau logischer Gatter
Aufbau logischer Gatter Vom Feldeffekt-Transistor zum Supercomputer Überblick Was ist CMOS? Feldeffekt-Transistor & CMOS-Prozess kombinatorische Logikzellen sequenzielle Logikzellen weitere Logikfamilien
MehrAufbau logischer Gatter
Aufbau logischer Gatter Vom Feldeffekt-Transistor zum Supercomputer 1 Überblick Was ist CMOS? Feldeffekt-Transistor & CMOS-Prozess kombinatorische Logikzellen sequentielle Logikzellen Datenpfadelemente
MehrAufbau logischer Gatter
Aufbau logischer Gatter Vom Feldeffekt Transistor zum Supercomputer Überblick Was ist CMOS? Feldeffekt Transistor & CMOS Prozess kombinatorische Logikzellen sequentielle Logikzellen Datenpfadelemente weitere
MehrÜberblick. Aufbau logischer Gatter. Der Feldeffekt-Transistor. Modell n-kanal FET. Dimensionierung. n-kanal Enhancement MOSFET
Überblick ufbau logischer Gatter Was ist MO? Feldeffekt-Transistor MO-Prozess Vom Feldeffekt-Transistor zum upercomputer kombinatorische Logikzellen sequentielle Logikzellen peicherzellen atenpfadelemente
MehrIntegrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10,
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10, 16.06.2016 Nils Pohl FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Organisatorisches
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs: Technologische Grundlagen programmierbare logische Bausteine 1 Halbleiterdiode Bauelement, durch
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs: Technologische Grundlagen programmierbare logische Bausteine 1 Halbleiterdiode Bauelement, durch
MehrProseminar Statische CMOS- Schaltungen. Thema: CMOS-NOR-Gatter Gehalten von: Björn Fröhlich Prof. Dr. Zehendner SS05 - FSU Jena
Statische CMOS- Schaltungen Thema: CMOS-NOR-Gatter Gehalten von: Björn Fröhlich Prof. Dr. Zehendner SS05 - FSU Jena Inhaltsübersicht 1. allgemeiner Aufbau 2. Gleichstrom Transfer Charakteristik 3. Transiente
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 10. Vorlesung Dr.-Ing. Wolfgang Heenes 22. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Vorbesprechung drittes Labor
MehrGrundlagen der VLSI-Technik
Grundlagen der VLSI-Technik VLSI-Systeme I Prof. Dr. Dirk Timmermann Institut für Angewandte Mikroelektronik und Datentechnik Fakultät für Informatik und Elektrotechnik Universität Rostock Vorteile der
MehrDigitalelektronik: Einführung
Überblick Grundlagen: Spannung, Strom, Widerstand, IV-Kennlinien Elektronische Messgeräte im Elektronikpraktikum Passive Filter Signaltransport im Kabel Transistor Operationsverstärker PI-Regler Sensorik
MehrHardware Praktikum 2008
HaPra 2008 - Versuchsreihe 3 - Diskrete Transistoren Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Organisatorisches Wie funktioniert ein MOSFET? Was
Mehr5. Tutorium Digitaltechnik und Entwurfsverfahren
5. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrDuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 5 AM 02.12.2011 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrAnaloge und digitale Signale
Analoge und digitale Signale Binär Erster binärer Zustand Zweiter binärer Zustand Schalter geschlossen Schalter geöffnet Impuls vorhanden Impuls nicht vorhanden Transistor leitend Transistor sperrt Spannung
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrVerlustleistungsreduzierung in Datenpfaden
Verlustleistungsreduzierung in Datenpfaden F. Grassert, F. Sill, D. Timmermann Inhalt Motivation Analyse der Ausgangssituation Verlustleistung in der Schaltungstechnik Selbstgetaktete dynamische Logiken
Mehr5. Tutorium Digitaltechnik und Entwurfsverfahren
5. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 9 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrE Technologische Grundlagen
E Technologische Grundlagen 2002, Franz J. Hauck, Verteilte Systeme, Univ. Ulm, [2005sTI1ETech.fm, 20050517 14.57] http://wwwvs.informatik.uniulm.de/teach/ws04/avo/ E.1 1 Einordnung Ebene 6 Ebene 5 Ebene
Mehr13. Vorlesung. Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen. Multiplexer Demultiplexer Addierer.
13. Vorlesung Logix Klausuranmeldung nicht vergessen! Übungsblatt 3 Logikschaltungen Diode Transistor Multiplexer Demultiplexer Addierer 1 Campus-Version Logix 1.1 Vollversion Software und Lizenz Laboringenieur
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 12. Vorlesung Dr.-Ing. Wolfgang Heenes 6. Juli 2010 TechnischeUniversität Darmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Logikfamilien 2. Die Ausgangsstufen
MehrEine Möglichkeit: Latch als Speicherzelle
SRAM Eine Möglichkeit: Latch als Speicherzelle Man könnte ein Latch z.b. aus Gated Invertern benutzen Diese Zelle benötigt 4 Steuerleitungen (LD, RD und Inverse), einen Bus, 2 Versorgungen Viele Leitungen
MehrAngewandte Physik II: Elektronik
Elektronik für Physiker Prof. Brunner SS 26 Angewandte Physik II: Elektronik 9. Schaltwerke. Monostabile Kippschaltung: Univibrator 2. Astabile Kippschaltung: Multivibrator 3. Bistabile Kippschaltung:
MehrBjörn Fröhlich Matrikelnummer Dipl. Informatik 3. Fachsemester CMOS-NOR-Gatter
Björn Fröhlich Matrikelnummer 73981 Dipl. Informatik 3. Fachsemester bjoern_froehlich@web.de CMOS-NOR-Gatter Proseminar: Statische CMOS-Schaltungen Prof. Dr. Eberhard Zehendner Institut für Informatik
MehrIntegrierte Schaltungen
Klausur Integrierte Schaltungen 28.03.2014 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden
MehrIntegrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 8,
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 8, 18.05.2017 Nils Pohl FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Organisatorisches
MehrElektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 6
Elektrotechnische Grundlagen, WS 00/01 Musterlösung Übungsblatt 6 Prof. aitinger / Lammert esprechung: 29.01.2001 S I ufgabe 1 MOS-Widerstände bb_dummy: 1.0 a) Zeichnen Sie einen Querschnitt durch einen
MehrLogikausgang Grundschaltungen in CMOS-Technik
Logikausgang Grundschaltungen in CMOS-Technik X Liers - PEG-Vorlesung WS00/0 - Institut für Informatik - FU Berlin 49 Logikausgang Grundschaltungen CS INV in CMOS-Technik (Tristate) Transistor leitet X
Mehr1 Grundlagen Digitaltechnik und Boolesche Algebra
Zahlendarstellungen Boolesche Logik Elementare digitale Grundschaltungen Digitale Speicherschaltungen und grundlegende Speicherarchitekturen WS 2015/16, 15.10.-2.11.2015 Folie 1 1.1 Zahlendarstellung Darstellung
MehrOFET für Electrophoretic Displays
für Electrophoretic Displays Quelle: J. of Displ. Techn. 3 (27) 57 Page 1 für AMOLED Quelle: Plastic Electronics Conf. 21 Page 2 Sony Mai 21: Rollable OTFT driven OLED display : L=5µm µ=.4cm 2 /Vs I on
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 4. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik Inhalt Wiederholung Wechselspannung Einfache Logische Verknüpfungen Logikschaltungen
MehrSchaltungstechnik
KLAUSUR Schaltungstechnik 26.07.2012 Prof. Dr.-Ing. habil. F. Ellinger Dauer: 180 min. Aufgabe 1 2 3 4 5 6 Punkte 15 12 17 13 10 11 78 Modellgleichungen Für die Klausur werden folgende Transistormodelle
Mehr12. Vorlesung. Logix Schaltungsanalyse Elektrische Schaltelemente Logikschaltungen Diode Transistor Multiplexer Aufbau Schaltungsrealisierung
2. Vorlesung Logix Schaltungsanalyse Elektrische Schaltelemente Logikschaltungen Diode Transistor Multiplexer Aufbau Schaltungsrealisierung Campus-Version Logix. Vollversion Software und Lizenz Laboringenieur
MehrTechnische Informatik I
Rechnerstrukturen Dario Linsky Wintersemester 200 / 20 Teil 2: Grundlagen digitaler Schaltungen Überblick Logische Funktionen und Gatter Transistoren als elektronische Schalter Integrierte Schaltkreise
Mehr1 Grundlagen Digitaltechnik und Boolesche Algebra
Zahlendarstellungen Boolesche Logik Elementare digitale Grundschaltungen Digitale Speicherschaltungen WS 2010/11, 19.10.2010 Folie 1 1.1 Zahlendarstellung Darstellung einer Zahl d mit einer Länge von N
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrGrundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 9. Vorlesung Dr.-Ing. Wolfgang Heenes 15. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Der Feldeffekt 2. Feldeffekttransistoren
MehrGrundlagen der Technischen Informatik. 9. Übung
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe : Aufgabe 2: Aufgabe 3: Aufgabe 4: CMOS-Gatterschaltungen PAL-Implementierung
MehrSchaltungstechnik 1. Univ.-Prof. Dr. techn. Josef A. Nossek. Montag, den Uhr
Grundlagenorientierungsprüfung für Elektroingenieure Schaltungstechnik 1 Univ.-Prof. Dr. techn. Josef A. Nossek Montag, den 17.02.2003 9.00 10.30 Uhr Name: Vorname: Matrikel-Nr.: Hörsaal: Platz-Nr.: Dieses
MehrGTI ÜBUNG 9. Multiplexer, demultiplexer, shifter, cmos und pal FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1
GTI ÜBUNG 9 Multiplexer, demultiplexer, shifter, cmos und pal FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK AUFGABE CMOS Beschreibung: Sei die Schaltfunktion f x 3, x 2, x, x 0 = x 0 x x
MehrInhaltsverzeichnis.
Inhaltsverzeichnis Vorwort 11 1.0 Allgemeine Grundlagen 13 1.1 Die unterschiedlichen Abstraktionsebenen 13 1.2 Beschreibungsmöglichkeiten 18 1.3 Keine Superposition bei nichtlinearen Schaltungen 23 1.4
MehrGrundlagen der Digitalen Elektronik
Kapitel 1 Grundlagen der Digitalen Elektronik 1.1 Logische Grundverknüpfungen bei historischer Logik Am Beispiel einiger logischer Grundschaltungen lassen sich die logischen Grundverknüpfungen einfach
MehrVorlesungsprüfung aus. Digitales Design. 2. Juni 2015
Vorlesungsprüfung aus igitales esign 2. Juni 25 ie Arbeitszeit beträgt,5 Stunden. Als Hilfsmittel sind ausnahmslos Schreibzeug, Lineal und (nicht programmierbarer) Taschenrechner erlaubt. Schreiben Sie
MehrE Technologische Grundlagen
1 Einordnung E Technologische Grundlagen Ebene 6 Ebene 5 Ebene 4 Ebene 3 Ebene 2 Ebene 1 Ebene 0 roblemorientierte Sprache Assemblersprache etriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrEntwurf eines LC-VCOs für ein Lesegerät für RFID-Tags. Wei Wu
Entwurf eines LC-VCOs für ein Lesegerät für RFID-Tags Wei Wu Übersicht Einleitung (VCO, Eigenschaften) VCO- & Phasenrauschen-Theorie Schaltungsentwurf beruhend auf Topologie-Vergleich Simulationsergebnisse
MehrÜbung Integrierte Schaltungen 6. Übung: Pseudo-NMOS, CMOS, Verzögerungszeit, Schaltschwelle,Verlustleistung
Übung Integrierte Schaltungen 6. Übung: Pseudo-NMOS, CMOS, Verzögerungszeit, Schaltschwelle,Verlustleistung Organisatorisches Termine: 01.11.2013 15.11.2013 29.11.2013 13.12.2013 10.01.2014 24.01.2014
MehrELEKTRONIKPRAKTIKUM DIGITALTEIL. Institut für Kernphysik
ELEKTRONIKPRAKTIKUM DIGITALTEIL Institut für Kernphysik Version 2018 1 2 Projekt 1 Aufbau von Logikschaltungen mit diskreten Bauelementen Aufgabenstellung 1. Bestimmung einer Übertragungskennlinie und
MehrDigitaltechnik. TI-Tutorium. 29. November 2011
Digitaltechnik TI-Tutorium 29. November 2011 Themen Schaltsymbole Transistoren CMOS nächstes Übungsblatt 2 Aufgaben Schaltsymbole Widerstand npn-transistor Widerstand pnp-transistor Glühlampe pmos Transistor
MehrAVR Ein/Ausgabe. Inhaltsverzeichnis
Inhaltsverzeichnis AVR Ein/Ausgabe 1 Pinout Arduino Board...4 2 AVR PORT - I N P U T PINB...6 3 AVR PORT Architektur Bausteine...8 4 AVR Port O U T P U T PORTB...10 5 AVR PORT Architektur: Fragen 2...12
MehrGAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.
1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine
MehrStatischer Speicher - Schaltsymbol
12.3 SRAM Bernd Becker Technische Informatik II Statischer Speicher - Schaltsymbol SRAM A n D out W D in BB TI II 12.3/2 1 Ein N-Bit SRAM Sei n N, N = 2 n Ein N-Bit statischer Speicher oder SRAM (static
MehrSchülerexperimente zur Elektronik
Schülerexperimente zur Elektronik Walter Sova Diodenschaltungen 1) Welche Lämpchen leuchten jeweils bei den Schalterstellungen? 2) Für den Durchlassbereich eines bestimmten Diodentyps wurde die dargestellte
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrÜberblick über Quadratur-Generation. Roland Pfeiffer 15. Vorlesung
Überblick über uadratur-generation Oszillator A Oszillator B Roland Pfeiffer 5. Vorlesung Design einer uadratur-generation Ihr Chef stellt Ihnen die Aufgabe, ein Signal in zwei um 90 phasenversetzte Signale
MehrVLSI-Entwurf. Modelle und Schaltungen von Professor Dr.-Ing. Kurt Hoffmann 3., durchgesehene Auflage
VLSI-Entwurf Modelle und Schaltungen von Professor Dr.-Ing. Kurt Hoffmann 3., durchgesehene Auflage Mit 307 Bildern, 15 Tabellen, 14 Beispielen und 77 Aufgaben R. Oldenbourg Verlag München Wien 1996 Inhaltsverzeichnis
MehrVLSI-Entwurf. Modelle und Schaltungen von Professor Dr.-Ing. Kurt Hoffmann 4., durchgesehene Auflage
2008 AGI-Information Management Consultants May be used for personal purporses only or by libraries associated to dandelon.com network. VLSI-Entwurf Modelle und Schaltungen von Professor Dr.-Ing. Kurt
MehrHalbleiterdaten. Eigenschaften von Si und GaAs bei T = 300K, sofern nicht anders angegeben. Eigenschaft Symbol Einheit Silizium GaAs
Halbleiterdaten Eigenschaft Symbol Einheit Silizium GaAs Atomradius nm 0,117 - Atomdichte N cm 3 5,0 10 22 2,2 10 22 spez. Dichte (20 C) γ g/cm 3 2,3 5,35 Gitterkonstante (20 C) a 0 nm 0,543 0,565 Schmelzpunkt
MehrElektronik-Grundlagen I Elektronische Bauelemente
Elektronik-Grundlagen I Elektronische Bauelemente - Einführung für Studierende der Universität Potsdam - H. T. Vierhaus BTU Cottbus Technische Informatik P-N-Übergang HL-Kristall, Einkristall p-dotiert
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrHalbleiterphysik und Anwendungen Vorlesungsplanung Teil 10: Speicherbauelemente Prof. Dr. Sven Ingebrandt
Halbleiterphysik und Anwendungen Teil 10: Speicherbauelemente Prof. Dr. Sven Ingebrandt Fachhochschule Kaiserslautern - Standort Zweibrücken www.hs-kl.de Vorlesungsplanung Grün: Termine, die ausfallen
MehrGrundlagen der Technischen Informatik. Einführung in CMOS-Technologie. Kapitel 7.2
Einführung in CMOS-Technologie Kapitel 7.2 Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software-Co-Design Abstraktionsebenen SYSTEM-Ebene + MODUL-/RT-Ebene (Register-Transfer) Logik-/GATTER-Ebene
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrZeitabhängige binäre Schaltungen. Prof. Metzler 1
Zeitabhängige binäre Schaltungen 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop in den gesetzten
Mehr14. Vorlesung Grundlagen der analogen Schaltungstechnik
14. Vorlesung Grundlagen der analogen Schaltungstechnik 1 Differenzverstärker Kleinsignal-ESB 0 V4 V5 RD1 1k RD2 1k 4 5 1 G1 G2 2 u aus1 V1 V3 V2 u aus2 V1 U SU S 1 3 SU S 1 U V2 gm1 gm2 RD1 V1 V2 gm1
MehrGrundlagen der Technischen Informatik. CMOS-Gatterschaltungen. Kapitel 7.3
CMOS-Gatterschaltungen Kapitel 7.3 Prof. Dr.-Ing. Jürgen Teich Lehrstuhl für Hardware-Software-Co-Design CMOS: Inverter-Schaltung VDD PMOS V in V out V in V out CL NMOS Der Inverter besteht aus zwei Transistoren,
MehrBipolartransistor- npn
Transistor gesteuertes Bauelement (transfer resistor) durch eine angelegte Spannung oder elektrischen Stromsteuerbarer elektrischer Widerstand zum Schalten oder Verstärken von elektrischen Signalen bipolar
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 5. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik Inhalt Wiederholung Feldeffekttransistoren (FET) Logikschaltungen in CMOS-Technologie
Mehr1 DigitaleSchaltkreise
Nachrichtenverarbeitung 1 DigitaleSchaltkreise Von Prof. Dipl.-Ing. G. Schaller und Prof. Dipl.-Ing. W. Nüchel Fachhochschule Köln 2., neubearbeitete Auflage Mit 189 Bildern, 3 Tafeln, 32 Beispielen ä
Mehr12.4. Herstellung und FET-Varianten
12.3.2. Einstellung der Einsatzspannung Die Einsatzspannung U E (bzw. V T ) kann variiert werden durch feste Ladungen im Gate-Oxid zwischen selbstleitend (enhancement, normally on) und selbstsperrend (depletion,
MehrAABB: Differential Logic
Differential Logic Note: Slides are (still) in German. If attendance is sufficient, I will translate them... P. Fischer, ZITI, Uni Heidelberg, Seite 1 Übersicht Reminder from last lecture: Pass Gate Logic
MehrMultiplexer und Schieberegister
Hard- und Softwaretechnik Schaltwerke Multiplexer und Schieberegister Andreas Zbinden Gewerblich- Industrielle Berufsschule Bern Inhaltsverzeichnis 1 Multiplexer, Demultiplexer 2 2 Schieberegister 6 2.1
MehrTutorium: Einführung in die technische Informatik
Tutorium: Einführung in die technische Informatik Logische Schaltungen (2. 2.3) Sylvia Swoboda e225646@student.tuwien.ac.at Überblick Grundbegriffen von logischen Schaltung Realisierung von Funktionen
MehrTransistor BJT II. Roland Küng, 2011
Transistor BJT II Roland Küng, 2011 1 Bias Berechnung Näherung mit i B = 0 Arbeitspunkt: engl. Bias gilt für β >>100 oder R 1, R 2
Mehr4. Feldeffekttransistor
4. Feldeffekttransistor 4.1 Aufbau und Funktion eines Sperrschicht-FETs (J-FET) Eine ganz andere Halbleiterstruktur gegenüber dem Bipolartransistor weist der Feldeffektransistor auf. Hier wird ein dotierter
Mehr3 Die Arten und Familien integrierter Schaltkreise für die Digitaltechnik Die TTL-Familien 166
1 Der kleine Unterschied... analoge und digitale Signale 13 2 Ein paar technische Grundlagen sind für die Digitaltechnik wichtig 20 2.1 Das ohmsche Gesetz und was dahintersteckt 20 A Strom, Spannung, Leistung
MehrVortrag der Diplomarbeit
Vortrag der Diplomarbeit Entwicklung eines Continuous-Time Delta- Sigma Modulators für den Einsatz in der Positronen-Emissions-Tomographie von 07.09.2009 Überblick und Gliedergung: Teil 1: CT ΔΣ Modulator
MehrZeitabhängige binäre Schaltungen. Prof. Metzler
Zeitabhängige binäre Schaltungen Prof. Metzler 1 Bistabile Kippstufe Flipflop Eine bistabile Kippschaltung hat zwei Eingänge und zumeist zwei Ausgänge. Mit einem Signal am Eingang E1 wird das Flipflop
MehrGroßintegrationstechnik
Großintegrationstechnik TeiM: Vom Transistor zur Grundschaltung von Prof. Dr.-Ing. Karl Goser Hüthig Buch Verlag Heidelberg INHALTSVERZEICHNIS u:? -- t 0. Einführung l 0.1 Die Mikroelektronik als Basisinnovation
MehrVersuch 1. Versuch 1.2 Messung des Kennlinienfeldes I D = f (U DS ) des N-Kanal-MOS-FET mit Parameter U GS = 3V und. Messschaltung: Gemessene Werte:
Versuch Versuch.2 Messung des Kennlinienfeldes I D = f (U DS ) des N-Kanal-MOS-FET mit Parameter U GS = 3V und 4,5V. Messschaltung: I D U 2 U DS U U GS Gemessene Werte: U GS = 3V U DS [V ] I D [ma] 0 0.0
MehrGrundlagen der Informatik 2. Grundlagen der Digitaltechnik. 5. Digitale Speicherbausteine
Grundlagen der Informatik 2 Grundlagen der Digitaltechnik 5. Digitale Speicherbausteine Prof. Dr.-Ing. Jürgen Teich Dr.-Ing. Christian Haubelt Lehrstuhl für Hardware-Software Software-Co-Design Grundlagen
MehrElektronische Schaltungen 2
Horst Wupper Ulf Niemeyer Elektronische Schaltungen 2 Operationsverstärker, Digitalschaltungen, Verbindungsleitungen Mit 385 Abbildungen Springer Inhaltsverzeichnis Vorwort Inhaltsverzeichnis Häufiger
MehrAufgaben zur Analogen Schaltungstechnik!
Aufgaben zur Analogen Schaltungstechnik! Prof. Dr. D. Ehrhardt Aufgaben Analoge Schaltungstechnik Prof. Dr. D. Ehrhardt 26.4.2017 Seite 1 Aufgaben zur Analogen Schaltungstechnik! Prof. Dr. D. Ehrhardt
MehrKombinatorische Schaltungen
Mathias Arbeiter 16. Juni 2006 Betreuer: Herr Bojarski Kombinatorische Schaltungen Elektrische Logigsysteme ohne Rückführung Inhaltsverzeichnis 1 Wirkungsweise von NAND-Gattern 3 2 logische Schaltungen
MehrKapitel 2. Elementare Schaltwerke. 2.1 RS-Flipflop
Kapitel 2 Elementare Schaltwerke 2.1 RS-Flipflop Unter dem Gesichtspunkt der Stabilität betrachtet, wird der zweistufige analoge Transistorverstärker des Bildes 2.1 dann instabil, wenn die gestrichelt
MehrTechnische Informatik
Springer-Lehrbuch Technische Informatik Übungsbuch zur Technischen Informatik 1 und 2 Bearbeitet von Wolfram Schiffmann, Robert Schmitz, Jürgen Weiland Neuausgabe 2004. Taschenbuch. x, 279 S. Paperback
MehrSchaltungstechnik 1. Univ.-Prof. Dr. techn. Josef A. Nossek. Montag, den Uhr
Grundlagenorientierungsprüfung für Elektroingenieure Schaltungstechnik 1 Univ.-Prof. Dr. techn. Josef A. Nossek Montag, den 17.02.2003 9.00 10.30 Uhr Name: Vorname: Matrikel-Nr.: Hörsaal: Platz-Nr.: Dieses
MehrIntegrierte Schaltungen
Klausur Integrierte Schaltungen 07.03.2013 Hinweise: Beantwortung der Fragen bitte nur auf den Aufgabenbättern! (inkl. Rückseite) Nur vom Assistenten angeheftete und abgezeichnete Zusatzblätter werden
MehrInstitut für Mikrosystemtechnik. Prof. Dr. D. Ehrhardt. Bauelemente und Schaltungstechnik,
Feldeffekttransistoren 1 JFET Sperrschicht - FET (Junction FET) Sperrschicht breitet sich mit Ansteuerung in den Kanal aus und sperrt diesen Es gibt zwei Arten n-kanal, p-kanal 2 JFET Schaltzeichen 3 Das
MehrBenutzte Quellen. Benutzte Bezeichnungen. Logik. Logik
Benutzte uellen Benutzte Bezeichnungen Vorlesungen von r.-ing. Vogelmann, Universität Karlsruhe Vorlesungen von r.-ing. Klos, Universität Karlsruhe Vorlesungen von r.-ing. Crokol, Universität Karlsruhe
MehrHerzlich Willkommen. Heutiges Thema: Switched Capacitor Circuits. Von: Hartmut Sturm. Seminar im SS_05 veranstaltet von:
Herzlich Willkommen Heutiges Thema: Von: Betreut von: Dr. Ivan Peric Seminar im SS_05 veranstaltet von: Fakultät für Mathematik und Informatik der Uni Mannheim Institut für Technische Informatik Lehrstuhl
MehrRS-Flipflops. Parameterabhängige Nullstellenprobleme mit Umkehr- und Verzweigungspunkten. Proseminar Numerik, WiSe 02/03
RS-Flipflops Parameterabhängige Nullstellenprobleme mit Umkehr- und Verzweigungspunkten Proseminar Numerik, WiSe /3 1 Grundbegriffe der Digitaltechnik Die digitale Schaltungstechnik beschäftigt sich mit
MehrKlausur: TI I Grundlagen der Technischen Informatik
Klausur: TI I Grundlagen der Technischen Informatik Wintersemester 2007/2008 1.Bipolarer Transistor Die Verstärkerschaltung soll mit dem im Kennlinienfeld dargestellten Arbeitspunkt konfiguriert werden.
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrSchaltungstechnik 1 (Wdh.)
Grundlagenorientierungsprüfung für Elektro- und Informationstechnik Schaltungstechnik 1 (Wdh.) Univ.-Prof. Dr. techn. Josef A. Nossek Freitag, den 16.04.2010 9:00 10:30 Uhr Name: Vorname: Matrikel-Nr.:
MehrEingebettete Systeme
Einführung in Eingebettete Systeme Vorlesung 7 Bernd Finkbeiner 03/12/2014 finkbeiner@cs.uni-saarland.de Prof. Bernd Finkbeiner, Ph.D. finkbeiner@cs.uni-saarland.de 1 Schaltfunktionen! Schaltfunktion:
MehrTechnische Informatik 1
Wolfram Schiffmann Robert Schmitz Technische Informatik 1 Grundlagen der digitalen Elektronik 4., neu bearbeitete und erweiterte Auflage Mit 236 Abbildungen und 38 Tabellen Springer 1. Grundlagen der Elektrotechnik
Mehr