Versuch EL-V8: Phasenregelschleife

Transkript

1 Versuch EL-V8: Phasenregelschleife Inhaltsverzeichnis Einführung 2. Aufgabe einer Phasenregelschleife Aufbau und Funktionsweise Modellierung rückgekoppelter Systeme Komponenten von Phasenregelschleifen 5 2. Spannungsgesteuerter Oszillator (VCO) Frequenzteiler Phasen-Frequenz-Detektor (PFD) Ladungspumpe (CP) Schleifenfilter Modell einer Phasenregelschleife 6 3. Phasenregelschleife als rückgekoppeltes System Schleifenordnung und Schleifentyp Ergänzende Vorbereitungsaufgaben 9 5 Messaufgaben 2 5. Messaufgabe VCO Messaufgabe Teiler Messaufgabe PFD mit CP Messaufgabe Schleifenfilter Messaufgabe PLL Auswertung Charakterisierung des VCO Schleifenfilter Phasenregelschleife EL-V8 -

2 PLL EINFÜHRUNG Einführung. Aufgabe einer Phasenregelschleife Eine Phasenregelschleife (PLL, phase locked loop) dient im Allgemeinen zur Erzeugung einer stabilen, einstellbaren Frequenz. Diese Aufgabe kann von einem spannungsgesteuerten Oszillator (VCO, voltage controlled oscillator) allein nicht erfüllt werden. der je nach angelegter Spannung eine bestimmte Ausgangsfrequenz erzeugt. Dabei tritt jedoch das Problem auf, dass die Frequenz eines freilaufenden, ungeregelten Oszillators nicht präzise ist. Aufgrund von äußeren Einflüssen wie z.b. Temperatur, Alterung oder Bauelementtoleranzen weist sie Schwankungen von einigen Prozent auf. Die PLL regelt diese Frequenzschwankungen aus und stabilisiert dadurch die Schwingung des spannungsgesteuerten Oszillators..2 Aufbau und Funktionsweise Eine PLL besteht aus einem Phasen-Frequenz-Detektor (PFD, phase frequency detector), einer Ladungspumpe (CP, charge pump), einem Schleifenfilter, einem VCO und einem Frequenzteiler. Ein typisches Blockschaltbild ist in Abb. dargestellt. XCO Schleifenfilter VCO f ref Phasen Frequenz Detektor Ladungs pumpe f aus f aus N Frequenzteiler /N Abb. : Blockschaltbild einer Phasenregelschleife Die folgende Betrachtung wird anhand der Eingangs- und Ausgangsfrequenz durchgeführt. Dabei ist die Frequenz als Ableitung der Phase definiert, d.h. es gilt ω = ϕ. Am Eingang t der PLL liegt die Referenzfrequenz f ref an. Diese wird in der Regel von einem externen Quarz-Oszillator (XCO) hoher Güte erzeugt und zeichnet sich durch eine hohe Stabilität und Genauigkeit aus. Der VCO erzeugt an seinem Ausgang ein hochfrequentes Signal f aus. Die Frequenz dieses Signals wird im programmierbaren Frequenzteiler durch einen ganzzahligen Faktor N geteilt. Das Ausgangssignal des Teilers wird anschließend dem Phasen-Frequenz- Detektor zugeführt. Dieser vergleicht das Ausgangssignal des Teilers bezüglich seiner Phase und Frequenz mit dem Referenzsignal f ref des Quarz-Oszillators und erzeugt an seinem Ausgang ein Signal, das proportional zu deren Differenz ist. Eilt z.b. die Phase des geteilten VCO-Signals f aus /N der Phase des Referenzsignals f ref voraus, so erzeugt der PFD an seinem Ausgang ein negatives Signal, welches den VCO verlangsamt und somit die Ausgangsfrequenz vermindert. Dies geschieht so lange, bis beide Phasen übereinstimmen. Am Ausgang des Phasen-Frequenz-Detektors befindet sich die Ladungspumpe. Sie hat die Aufgabe, das rechteckförmige Ausgangssignal des Phasen-Frequenz-Detektors in einen äquivalenten Strom umzuwandeln. Bei einem positiven PFD-Signal fließt ein positiver, bei einem negativen Signal entsprechend ein negativer Strom in das Schleifenfilter. EL-V8-2

3 PLL EINFÜHRUNG Das Schleifenfilter dient dazu, den Ausgangsstrom der Ladungspumpe in eine Spannung umzuwandeln und gleichzeitig hochfrequente Störanteile herauszufiltern. Dadurch wird eine möglichst glatte VCO-Steuerspannung erzielt. Dies ist wichtig, da sich Schwankungen oder Sprünge in der Steuerspannung des VCOs direkt auf das Ausgangssignal f aus auswirken. Die Wahl des Schleifenfilters und seine optimierte Auslegung sind deswegen für das Verhalten und die Stabilität der PLL von großer Bedeutung. Auf die Berechnung des Filters wird daher in einem späteren Kapitel genauer eingegangen. Im eingeschwungenen Zustand stellt sich am Ausgang des VCOs eine Frequenz f aus ein, die einem ganzzahligen Vielfachen der Referenzfrequenz entspricht. Es gilt dann: f aus = N f ref () Durch eine Änderung des Teilungsfaktors N am Frequenzteiler kann die Ausgangsfrequenz der PLL variiert werden. Beträgt die Referenzfrequenz f ref zum Beispiel MHz und wird ein Teilungsfaktor N = 433 gewählt, so erzeugt die PLL eine Ausgangsfrequenz f aus = 433 MHz. Die Ausgangsfrequenz der PLL ist abhängig von dem Einstellbereich des Teilers, dem Verstimmbereich des VCOs und der Referenzfrequenz f ref. Weist der VCO beispielsweise einen Verstimmbereich von 300 MHz bis 500 MHz auf, so kann die PLL Frequenzen innerhalb dieses Bereiches erzeugen. Der Nachteil dieser PLL ist, dass die Ausgangsfrequenz nur um ganzzahlige Vielfache der Referenzfrequenz verändert werden kann. Aufgrund dieser Eigenschaft bezeichnet man diese Variante als Integer-N-Architektur. Frequenzen, die gebrochene Vielfache der Referenzfrequenz sind können beispielsweise mit einer Fractional-N-PLL erzeugt werden. In diesem Praktikum werden wir uns mit der Integer-N-PLL beschäftigen. Hierbei richtet sich die Referenzfrequenz f ref nach dem vorgegebenen Kanalabstand. Wird z.b. ein Kanalabstand von 00 khz festgelegt, so darf die Referenzfrequenz maximal 00 khz betragen, da ansonsten die vorgegebenen Kanäle nicht durch ganzzahlige Vielfache der Referenzfrequenz erreicht werden können. Daher wird bei einer Integer-N-Architektur mit der Referenzfrequenz gleichzeitig die maximale Frequenzauflösung festgelegt, da f ref die kleinste Schrittweite angibt, mit der die Ausgangsfrequenz verstimmt werden kann. Ein weiteres Kriterium einer PLL ist die sogenannte Einschwingzeit. Diese Zeit vergeht beim Einschalten, oder bei einem Kanalwechsel, bis der stationären Zustand erreicht wird. Maßgeblich dafür ist die Schleifenbandbreite. Für ein schnelles Einschwingen der PLL, muss diese möglichst groß gewählt werden. Dadurch ergibt sich aber ein wesentlicher Nachteil. Eine große Bandbreite vermindert gleichzeitig die Dämpfung der Störkomponenten. Wird die Bandbreite in Bezug zur Referenzfrequenz zu groß gewählt, kann dies aufgrund der geringen Dämpfung zu einem instabilen Verhalten der PLL führen. Auf diese Aspekte wird in Kapitel 3.2 zur Berechnung des Schleifenfilters ausführlicher eingegangen. Der Kanalabstand bezeichnet die Differenz zwischen den Mittenfrequenzen zweier benachbarter Kanäle eines Funksystems. Beim UKW-Hörfunk beträgt der Kanalabstand 300 khz, wodurch im Frequenzbereich von 87,5-08 MHz insgesamt 68 Kanäle zur Verfügung stehen EL-V8-3

4 PLL EINFÜHRUNG.3 Modellierung rückgekoppelter Systeme Eine Phasenregelschleife ist ein rückgekoppeltes System. Dabei wird ein Teil der Ausgangsgröße auf den Eingang zurückgeführt. Negative Rückkopplung bedeutet, dass die zurückgeführte Größe dem Eingangssignal entgegenwirkt. Im Rückkoppelpfad kann sich ein Block befinden, der die Ausgangsgröße zusätzlich modifiziert zurückführt. Abb. 2 zeigt ein solches System x(s) A(s) r(s) V(s) y(s) K(s) Abb. 2: Blockschaltbild eines allgemeinen rückgekoppelten Systems [4]. Das Ausgangssignal y(s) wird dabei invertiert (negativ) auf den Eingang zurückgekoppelt. Einkoppelfaktor A(s), Rückkoppelfaktor K(s) und Verstärkung V (s) sind Übertragungsfunktionen im Frequenzbereich. Es ergibt sich: Für das Ausgangssignal y(s) folgt: r(s) = A(s) x(s) K(s) y(s) (2) y(s) = V (s) r(s) (3) Betrachtet man die Wirkung der Eingangsgröße x(s) auf den Ausgang y(s) im offenen Regelkreis, d.h. für r(s) = x(s) (also K(s) = 0) erhält man die Übertragungsfunktion des offenen Regelkreises H o (s): H o (s) = A(s) V (s) (4) Die Ringverstärkung V r (s) ist die Wirkung des Ausgangs auf sich selbst: V r (s) = K(s) V (s) (5) Durch Einsetzen von Gleichung (2) in Gleichung (3) und anschließendem Lösen nach y(s) x(s) erhält man die Übertragungsfunktion H(s) des geschlossenen Regelkreises: H(s) = y(s) x(s) = A(s) V (s) + K(s) V (s) = H o(s) + V r (s) (6) Wichtig für rückgekoppelte Systeme bzw. Regelkreise sind Betrachtungen zur Stabilität. Ein solches System wird instabil (oszilliert), falls gilt: V r (s = jω 0 ) und V r (jω 0 ) = 80 (7) Wenn diese Bedingungen gleichzeitig erfüllt sind, schwingt das System bei der Frequenz ω 0 ( Mitkopplung ). EL-V8-4

5 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN 2 Komponenten von Phasenregelschleifen Im folgenden Kapitel werden die einzelnen Komponenten der Phasenregelschleife mit Ihren Eigenschaften und der schaltungstechnischen Realisierung vorgestellt. 2. Spannungsgesteuerter Oszillator (VCO) Der spannungsgesteuerte Oszillator wird in der Regel in Sende- und Empfängerschaltungen eingesetzt und dient dazu, die Trägerfrequenzen der einzelnen Übertragungskanäle zu erzeugen. Um alle erforderlichen Frequenzen einstellen zu können, muss der VCO über einen ausreichend großen Verstimmbereich f verfügen. Der Verstimmbereich gibt die Differenz zwischen der höchsten und der niedrigsten einstellbaren Frequenz an. Es gilt: f = f max f min (8) Ein weiteres Kriterium eines VCOs ist die Verstimmsteilheit K V CO. Diese ergibt sich aus der Ableitung der Ausgangsfrequenz nach der Steuerspannung: K V CO = ω aus U V CO = 2π f aus U V CO (9) Da die Steuerkennlinie eines VCOs in der Regel keinen linearen Verlauf besitzt, ist die Verstimmsteilheit K V CO nicht konstant. Abb. 3 zeigt eine VCO-Steuerkennlinie mit eingetragenem Arbeitspunkt Frequenz f VCO [MHz] 340 f U VCO f VCO Tune-Spannung U [V] VCO U VCO Abb. 3: Gemessene VCO-Steuerkennlinie EL-V8-5

6 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN 2.. Grundlegende Beschreibung eines Oszillators Ein Oszillator kann wie eine PLL durch ein rückgekoppeltes System beschrieben werden. Während bei letzterer darauf geachtet werden muss, dass diese stabil ist, wird bei einem Oszillator bewusst ein instabiler Zustand erzeugt, der zur Oszillation des Systems führt. Wie in Abschnitt.3 beschrieben, sind die Bedingungen für Instabilität (Oszillation): V r (s = jω) und V r (jω 0 ) = 80 (0) Ein einfaches Modell eines Oszillator besteht aus zwei Blöcken.Das Blockschaltbild ist in Abb. 4 dargestellt. Dabei stellt G(s) einen mitgekoppelten Verstärker und H(s) ein frequenzselektives Filter dar. Die Ringverstärkung ergibt sich zu: V r (s) = H(s) G(s) () G(s) + H(s) Abb. 4: Allgemeines Blockschaltbild eines Oszillators 2..2 LC-Oszillator mit NIC Es gibt eine große Anzahl unterschiedlicher Oszillatorarten und -konzepte. Sie unterscheiden sich im Wesentlichen in ihrer Architektur, ihrem Aufwand und in den erreichbaren Gütekriterien [3]. Je nach Anwendungsgebiet ist es demnach vorteilhaft, entweder das eine oder das andere Konzept auszuwählen. Für niederfrequente Anwendungen, bei denen die Güte keine große Rolle spielt, eignen sich z.b. Ringoszillatoren sehr gut. Sie sind einfach aufgebaut und lassen sich platzsparend auf einem Chip integrieren. Für hochfrequente Anwendungen, wie z.b. den Einsatz in Mobilfunkschaltungen, bei denen Frequenzen im Gigahertz-Bereich benötigt werden, ist der Einsatz von Ringoszillatoren jedoch nicht möglich. Für diese Zwecke werden Oszillatoren mit einem LC-Schwingkreis verwendet. Aufgrund des internen Resonators weisen LC-Oszillatoren im Vergleich zu Ringoszillatoren eine höhere Güte und ein deutlich niedrigeres Phasenrauschen auf. In LC-Oszillatoren bilden LC-Schwingkreise die frequenzselektive Komponente. Eine mögliche Art der Verstärkung ist, den Schwingkreis mit Hilfe eines aktiven Bauelements, z.b. einem Transistor, zu entdämpfen. Dieser aktive Schaltungsteil wird als NIC (negative impedance converter) bezeichnet. Abbildung 5 zeigt das entsprechende Modell eines LC-Oszillators, welches auch als Eintormodell bezeichnet wird [4]. Aufgrund des parallelen Widerstands R p würde die Schwingung des LC-Resonators H(s) allmählich abklingen, wenn dem System von außen keine zusätzliche Energie zugeführt wird. EL-V8-6

7 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN }H(s) Abb. 5: Eintormodell eines LC-Oszillators Der NIC gleicht die Verluste, die durch den parallelen Widerstand R p entstehen, aus und erhält dadurch die Schwingung des LC-Resonators aufrecht. Dabei kann der NIC als negativer Widerstand R p angesehen werden, der parallel zu dem Widerstand R p des LC-Schwingkreises geschaltet wird. Der daraus resultierende Gesamtwiderstand (R p R p ) strebt gegen unendlich und kann als Leerlauf betrachtet werden. Die ohmschen Verluste des Schwingkreises werden somit kompensiert, wodurch die Schwingung dauerhaft aufrecht erhalten wird. Die Resonanzfrequenz ω 0 eines LC-Schwingkreises wird bestimmt durch: ω 0 = LC (2) Anhand dieser Gleichung kann man erkennen, dass für eine einstellbare Resonanzfrequenz entweder der Wert der Kapazität oder der Wert der Induktivität veränderlich sein muss. Da der Wert einer Spule von der Anzahl ihrer Windungen und den Materialparametern abhängt und nach der Herstellung nicht mehr geändert werden kann, muss daher die Kapazität variabel ausgelegt werden. Dazu kann eine Varaktordiode verwendet werden. Die Kapazität einer solchen Diode weist eine Spannungsabhängigkeit auf und kann durch Anlegen einer Steuerspannung in einem bestimmten Bereich verändert werden. Aufgrund der Kapazitätsänderung ergibt sich anhand von Gleichung (2) auch eine Änderung der Resonanzfrequenz ω 0. Um eine hohe Frequenz zu erreichen, muss die Kapazität der Varaktordiode verringert werden. Im umgekehrten Fall muss für eine niedrige Frequenz die Kapazität der Diode entsprechend erhöht werden. 2.2 Frequenzteiler In diesem Praktikum wird ein Frequenzteiler verwendet, bei dem verschiedene Teilungsfaktoren N eingestellt werden können. Dadurch kann die Ausgangsfrequenz f aus der PLL in einem bestimmten Bereich f variiert werden. Da es sich in diesem Praktikumsversuch um eine Integer-N-Architektur handelt, kann die Ausgangsfrequenz f aus nur ganzzahlige Vielfache der Referenzfrequenz annehmen. f aus = N f ref (3) EL-V8-7

8 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN 2.2. Zähler als Teiler Mit Hilfe eines Rückwärts-Zählers kann ein Teiler realisiert werden. Dazu wird der Zähler zu Beginn auf einen Wert M eingestellt. Mit jedem Taktimpuls wird dieser Wert um eins verringert. Anschließend wird von einer Vergleichslogik geprüft, ob dieser Wert gleich null ist. Das Ergebnis dieses Vergleichs wird durch das Signal S angezeigt. clk cnt S S Abb. 6: Timing-Diagramm des Zählers Nach M + Takten wird für die Dauer eines Taktes das Signal S =, für die restliche Zeit ist das S = 0. Um den Vorgang fortlaufend zu wiederholen, wird nach dem Takt M + der Zähler erneut auf den Wert M geladen. In Abb. 6 ist beispielhaft das Timing-Diagramm für M = 3 gezeigt. Dort ist auch das Problem dieser Struktur ersichtlich: Es wird zwar die Anzahl der Taktflanken geteilt, die Grundfrequenz jedoch nicht - das Ausgangssignal S ist zunächst ein ebenso schnelles Signal wie der Takt, jedoch in einem anderen Tastverhältnis - statt 50% ist das Tastverhältnis nun. Andererseits ist das Signal S periodisch. Nach N = M + Takten M+ wiederholt es sich. N = M + ist der gewünschte Teilungsfaktor. Teilt man das Signal S mit Hilfe eines 2: -Teilers, der seinen Ausgang bei jeder positiven Flanke von S ändert, erhält man das Signal S, welches das gewünschte Tastverhältnis von 50% hat Teilerplatine Auf der Teilerplatine sind zwei 6-Bit-Zähler (MC00E36) in Reihe geschaltet. Im Signalpfad nach diesen beiden Zählern befindet sich ein 2: -Teiler, der am Ausgang ein Signal mit einem Tastverhältnis von 50% bereitstellt. Jede einzelne MC00E36 - Teilerzelle besitzt 6 Eingangsbits, D 0 bis D 5. Über diese 6 Bits können Teilungsfaktoren von 2 bis 64 eingestellt werden. Die Zuordnung zwischen den Eingangsbits und den entsprechenden Teilungsfaktoren zeigt Tab. [9]. Durch die Reihenschaltung der MC00E36 - Teilerzellen entsteht ein programmierbarer 2-Bit-Frequenzteiler. Bedingt durch die Verschaltung ergibt sich der Gesamt-Teilungsfaktor zu N = N N 2. Die Einstellung der Teilungsfaktoren erfolgt über zwei 6-Bit-DIP-Schalter D 0 bis D 5 und D 6 bis D, wobei jeder DIP-Schalter eine MC00E36 - Teilerzelle ansteuert. Um eine Teilung durch N i zu realisieren, muss mit den DIP-Schaltern der Wert N i in die EL-V8-8

9 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN Teilerverhältnis Eingangsbits D5 D4 D3 D2 D D0 2 L L L L L H 3 L L L L H L 4 L L L L H H 5 L L L H L L H L L L H H 37 H L L H L L 38 H L L H L H H H H H L H 63 H H H H H L 64 H H H H H H Tab. : Zuordnung von Eingangsbits und Teilerverhältnis Teilerzelle geladen werden. Für eine Teilung durch 64 muss der Wert der Schalter N i = 63 betragen. Der Teilungsfaktor N des ersten Teilers ergibt sich zu N = d d d d d 2 + d (4) Für den zweiten Teiler gilt entsprechend N 2 = d d d d d d (5) Der Gesamt-Teilungsfaktor N ges ergibt sich aufgrund der Reihenschaltung der beiden Teilerzellen und dem nachfolgenden 2: -Teiler zu N ges = 2 N N 2 (6) mit N, N 2 [2, 3,..., 63, 64] (7) 2.3 Phasen-Frequenz-Detektor (PFD) Ein Phasen-Frequenz-Detektor (PFD) dient dazu, Phasen- und Frequenzunterschiede zweier Eingangssignale zu detektieren. Dabei erzeugt der PFD an seinem Ausgang Signale, die Informationen über die Phasendifferenz der Eingangssignale enthalten. Abbildung 7 zeigt das Schaltsymbol eines Phasen-Frequenz-Detektors. Der Phasen-Frequenz-Detektor besitzt die Eingangssignale A und B und die Ausgangssignale Q A und Q B. Die Funktionsweise kann durch das folgende Zustandsdiagramm beschrieben werden. Es wird zunächst angenommen, dass sich das System im Zustand 0 befindet, wobei gilt Q A = Q B = 0. Eilt das Signal A dem Signal B voraus, so wechselt das System beim Auftreten der positiven Flanke an A vom Zustand 0 in den Zustand. Der Ausgang Q A nimmt EL-V8-9

10 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN A B PFD Q A Q B Abb. 7: Schaltsymbol eines Phasen-Frequenz-Detektors Zustand 2 B Zustand 0 A Zustand B Q = 0 A Q = 0 A Q = A Q = B Q = 0 B Q = 0 B A A B Abb. 8: Zustandsdiagramm eines Phasen-Frequenz-Detektors dabei den Wert an, während der Ausgang Q B den Wert 0 beibehält. Der Zustand wird so lange gehalten, bis die positive Taktflanke des Signals B auftritt. Daraufhin wird der Ausgang Q A auf 0 zurückgesetzt und das System kehrt wieder in den Anfangszustand zurück. Eilt im umgekehrten Fall das Signal B dem Signal A voraus, so wechselt das System vom Zustand 0 in den Zustand 2. Mit dem Auftreten der positiven Flanke an A kehrt das System wieder in den Anfangszustand zurück. Bei der folgenden Betrachtung müssen zwei Fälle unterschieden werden. Zunächst wird davon ausgegangen, dass beide Signale A und B dieselbe Frequenz besitzen und lediglich eine Phasenverschiebung aufweisen [4]. Dieser Fall ist in Abb. 9 dargestellt. A B Q A Q B Abb. 9: ϕ A ϕ B und ω A = ω B Die Signale A und B besitzen dieselbe Frequenz, allerdings eilt das Signal A dem Signal B etwas voraus. Es gilt daher ϕ A ϕ B. Am Ausgang Q A ergeben sich dadurch kontinuierliche Pulse, deren Breite ein Maß für die Phasendifferenz ϕ A ϕ B darstellt. Da die Frequenz beider Signale gleich ist, ändert sich die Phasenlage der Signale zueinander nicht. Daher bleibt die Phasendifferenz und somit auch die Breite der Ausgangspulse von Q A konstant. Der Ausgang Q B bleibt kontinuierlich auf Null, weil das Signal B dem Signal A zu keinem Zeitpunkt vorauseilt. Betrachtet man hingegen zwei Signale unterschiedlicher Frequenz, so ändert sich die Phasen- EL-V8-0

11 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN lage beider Signale ständig. In Abb. 0 weist das Signal A eine etwas höhere Frequenz auf, als das Signal B. Es gilt ω A > ω B. Dadurch nimmt die Phasendifferenz ϕ A ϕ B und damit auch die Pulsweite am Ausgang Q A stetig zu. A B Q A Q B Abb. 0: ω A > ω B 2.4 Ladungspumpe (CP) Abb. zeigt den Phasen-Frequenz-Detektor (PFD) zusammen mit der Ladungspumpe und dem Schleifenfilter [5]. U DD I A Q A S Schleifenfilter U VCO B PFD Q B S2 I2 Ladungs pumpe Abb. : PFD mit Ladungspumpe und Schleifenfilter Die Ladungspumpe kann im einfachsten Fall durch ein Modell bestehend aus zwei Stromquellen I und I 2 und zwei Schaltern S und S 2 beschrieben werden. Die Ansteuerung erfolgt durch die beiden Ausgangssignale Q A und Q B des Phasen-Frequenz-Detektors (PFD). Die Aufgabe einer Ladungspumpe besteht darin, die Ausgangssignale des Phasen-Frequenz- Detektors in einen äquivalenten Strom umzuwandeln. Im Ausgangszustand sind beide Schalter S und S 2 geöffnet, d.h. es fließt zunächst kein Strom. Nimmt eines der beiden Signale Q A oder Q B den Wert an, so wird der entsprechende Schalter geschlossen und das Schleifenfilter wird entweder durch die obere Stromquelle geladen, oder durch die untere Stromquelle EL-V8 -

12 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN entladen. Besitzt beispielsweise der Ausgang Q A den Wert und Q B den Wert 0, so wird der Schalter S geschlossen. Der Schalter S 2 bleibt weiterhin geöffnet. In diesem Zustand fließt ein positiver Strom I von der oberen Stromquelle in das Schleifenfilter hinein. Dadurch werden die Kapazitäten des Filters aufgeladen und die Steuerspannung U V CO am Ausgang des Filters steigt an. Im umgekehrten Fall wird der obere Schalter S geöffnet und der untere Schalter S 2 geschlossen. Das Filter wird dann durch die untere Stromquelle entladen und die Spannung U V CO am Ausgang des Filters nimmt wieder ab. Dieses Modell kann allerdings nur als vereinfachte Darstellung der Ladungspumpe angesehen werden. Die Schalter S und S 2, sowie die beiden Stromquellen I und I 2 werden auf Schaltungsebene durch MOSFETS oder Bipolar- Transistoren realisiert. 2.5 Schleifenfilter Das Schleifenfilter sorgt dafür, dass die Pulse des Phasen-Frequenz-Detektors geglättet werden. Dadurch wird verhindert, dass sich die Steuerspannung des VCOs sprunghaft verändert, was sich negativ auf das Ausgangssignal U V CO auswirken würde. Durch die Wahl der Filterordnung und der Bauelementwerte kann das Verhalten der Schaltung beeinflusst werden: Stabilität, Einschwingzeit und Störfrequenzunterdrückung sind dabei die wichtigsten Parameter. In diesem Abschnitt soll gezeigt werden, wie man die Freiheitsgrade bei der Dimensionierung einer Phasenregelschleife durch geeignete Entwurfsparameter ausdrücken kann Filter 2. Ordnung (PLL 3. Ordnung) I ein C R C 2 2 U aus Abb. 2: Filter 2. Ordnung Die Übertragungsfunktion des in Abbildung 2 gezeigten RC-Tiefpass-Filters 2.Ordnung ergibt sich zu: Z(s) = U aus s R 2 C 2 + = (8) I ein C C 2 R 2 s 2 + C s + C 2 s Durch Umformung dieser Gleichung gelangt man zu einer Darstellung, aus der Amplitudenfaktor und Null- bzw. Polstellen sofort ersichtlich sind: Z(s) = A τ 2 s + s(τ s + ) (9) EL-V8-2

13 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN mit τ = R 2 A = C C 2 C + C 2 (20) τ 2 = R 2 C 2 (2) C + C 2 = C τ τ 2 (22) Die allgemeine Übertragungsfunktion des Schleifenfilters (9) wird in die Gleichung der Ringverstärkung der Phasenregelschleife (5) eingesetzt. Daraus ergibt sich die verallgemeinerte Darstellung: V r (jω) = K ω jωτ 2 + (23) 2 jωτ + Im Faktor K sind alle frequenzunabhängigen Faktoren zusammengefasst. Mit Hilfe der Beziehung für komplexe Zahlen z = z z 2 arg(z) = arg(z) arg(z2) (24) kann man die Phase der Ringverstärkung angeben: φ Vr (jω) = arg(v r ) = arg( K ω 2 (+jωτ 2)) arg(+jωτ ) = arctan(ωτ 2 ) arctan(ωτ ) (25) Die Phasenreserve φ M kann wie folgt berechnet werden: φ M (jω) = φ Vr (jω) + π = arctan(ωτ 2 ) arctan(ωτ ) + π (26) Aus Stabilitätsgründen ist es sinnvoll, die Phasenreserve zu maximieren. Das Maximum der Phasenreserve (vgl. Bode-Diagramm einer PLL, Abb. 5) kann aus der Ableitung von φ M (jω) bestimmt werden: dφ M dω = τ 2 + (ωτ 2 ) τ 2 + (ωτ ) = 0 (27) 2 ω M = (28) τ τ 2 Um sicherzustellen, dass bei V r (jω) = die Phasenreserve der Ringverstärkung maximal ist, wählt man als Durchtrittsfrequenz ω D die zuvor berechnete Frequenz ω M : ω D! = ω M (29) Schleifenbandbreite ω D und Phasenreserve ϕ M sind Entwurfskriterien, die durch die Anwendung bestimmt sind. Zur Berechnung der Bauelementwerte des Filters in Abb. 2 werden die Zeitkonstanten τ und τ 2 in Abhängigkeit von ω D und ϕ M beschrieben (vgl. [8]). τ = ω D sin φ M cos φ M (30) τ 2 = ω 2 D τ (3) EL-V8-3

14 PLL 2 KOMPONENTEN VON PHASENREGELSCHLEIFEN Diese werden in die Ringverstärkung (23) eingesetzt. Es muss gelten, dass der Betrag der Ringverstärkung bei der Frequenz ω = ω D gerade V r (jω = jω D ) = wird. V r (jω D ) = K jω D τ 2 + jω D τ + = (32) ω 2 D Aus den Gleichungen lassen sich die Bauelementwerte C,C 2 und R 2 vollständig bestimmen. Je nach Dimensionierung des Filters 2. Ordnung kann es vorkommen, dass die Referenzfrequenz nicht stark genug gedämpft wird und somit die Eingangsspannung des spannungsgesteuerten Oszillators einen Frequenzanteil bei der Referenzfrequenz aufweist. Der Oszillator mischt diesen Anteil hoch, so dass neben der gewünschten Ausgangsfrequenz f aus auch Frequenzen im Ausgangssigal zu finden sind, die sich genau im Abstand der Referenzfrequenz befinden: f aus f ref und f aus + f ref. Wurde die Referenzfrequenz entsprechend dem Kanalabstand gewählt, liegen die unerwünschten Mischprodukte gerade bei der Frequenz der Nachbarkanäle. Durch ein zusätzliches Tiefpassfilter. Ordnung (RC-Glied) kann die Flankensteilheit erhöht werden und so die Referenzfrequenz zusätzlich gedämpft werden. Dies führt zu einer PLL 4. Ordnung. Dabei wird der Tiefpass zwischen das bisherige Schleifenfilter und den VCO geschaltet. Die Eckfrequenz des zusätzlichen Tiefpass sollte mindestens eine Dekade über der Durchtrittsfrequenz ω D liegen. Das resultierende Schleifenfilter weist bei hohen Frequenzen eine Steilheit von -60 db/dekade auf Filter 3. Ordnung (PLL 4. Ordnung) In diesem Versuch wird ein Filter 3. Ordnung verwendet. Im folgenden Abschnitt wird die Berechnung der Bauelementwerte dieses Filters vorgestellt. I ein R 3 C R 2 C 2 C 3 U aus Abb. 3: Filter 3. Ordnung Als Entwurfsparameter wird die gewünschte zusätzliche Dämpfung der Referenzfrequenz verwendet. Die Übertragungsfunktion des RC-Gliedes lautet: Daraus ergibt sich der Betrag zu F (jω) = + jωr 3 C 3 (33) F (jω) db = 0 log( + (ωr 3 C 3 ) 2 ) (34) und somit die zusätzliche Dämpfung ξ ref bei der Referenzfrequenz f ref zu ξ ref = 0 log( + (2πf ref τ 3 ) 2 ) (35) EL-V8-4

15 PLL 3 MODELL EINER PHASENREGELSCHLEIFE mit der Zeitkonstanten τ 3 = R 3 C 3 (36) Wird Gleichung (35) nach τ 3 umgestellt, so ergibt sich eine Funktion, die lediglich von den Entwurfsparametern ξ ref und f ref abhängt: τ 3 = 2πf ref 0 ξ ref 0 (37) Durch das zusätzliche Filter verschiebt sich das Maximum der Phasenreserve zu einer etwas geringeren Frequenz. Das muss bei der Berechnung der Bauelementwerte berücksichtigt werden. Nach [8] gilt: ω M = ( cos φ M [(τ + τ 3 ) 2 + τ τ 3 ] (τ + τ 3 ) 2 + cos 2 φ M (τ τ 3 ) sin φ M (τ + τ 3 )) Auch die Zeitkonstante τ 2 ändert sich geringfügig: (38) τ 2 = ω M 2 (τ + τ 3 ) (39) Der Wert für die Kapazität C wird mit Hilfe von ωm berechnet und durch einen Korrekturfaktor ergänzt, der die zusätzliche Polstelle einbezieht: C = C,F ilter2.ordnung + (ωm τ 3) 2 = K P F DK V CO τ N τ 2 ωm 2 + (ωm τ 2) 2 + (ωm τ ) 2 + (ωm τ (40) 3) 2 Da zusätzlich die Gleichungen und ( ) τ2 C 2 = C τ (4) R 2 = τ 2 C 2 (42) aus den Überlegungen zum Filter 2. Ordnung gelten, sind bereits drei der fünf Bauelementwerte bekannt. Die Gleichungen (35) und (36) sind ausreichend, um die Werte von C 3 und R 3 zu berechnen. Obwohl hier eigentlich noch ein Freiheitsgrad besteht, sollte C 3 C 0 und R 3 2R 2 gewählt werden, da sonst die zusätzliche Polstelle großen Einfluss auf die beiden Polstellen des dominierenden Filters hat. Je nach Aufbau der Phasenregelschleife muss die Eingangskapazität des VCO (Varaktordiode) berücksichtigt werden. In diesem Versuch ist das Filter vom VCO durch einen Buffer getrennt, dessen Eingangskapazität an dieser Stelle vernachlässigbar ist. EL-V8-5

16 PLL 3 MODELL EINER PHASENREGELSCHLEIFE PFD mit Ladungspumpe Schleifenfilter VCO ϕ ein + - ϕ e K PFD i CP Z(s) u VCO KVCO s ϕ aus Frequenzteiler ϕ aus,n /N Abb. 4: Linearisiertes Modell einer Phasenregelschleife 3 Modell einer Phasenregelschleife 3. Phasenregelschleife als rückgekoppeltes System Eine Phasenregelschleife kann, unter der Voraussetzung, dass sich das System im eingeschwungenen Zustand befindet, durch ein linearisiertes Modell (Kleinsignalmodell) beschrieben werden []. Abb. 4 zeigt ein solches Blockschaltbild. Vergleicht man dieses mit dem Blockschaltbild des allgemeinen rückgekoppelten Systems in Abb. 2 ergeben sich folgende Beziehungen: x(s) = ϕ ein (s) (43) y(s) = ϕ aus (s) (44) r(s) = ϕ(s) = ϕ ein (s) ϕ aus,n (s) (45) A(s) = (46) K(s) = /N (47) ϕ ein (s) stellt dabei die Phase des Eingangssignals und ϕ aus (s) die Phase des VCO- Ausgangssignals dar. Um nun die Verstärkung V (s) des allgemeinen rückgekoppelten Systems auf die PLL übertragen zu können, müssen alle Blöcke im Vorwärtskreis (PFD/CP, Schleifenfilter und VCO) zusammengefasst werden. Der mittlere Ausgangsstrom der Ladungspumpe pro Referenzperiode I CP (t) kann durch die Gleichung i CP (t) = I CP 2π ϕ (48) I beschrieben werden. CP bezeichnet den Verstärkungsfaktor der Kombination aus 2π Phasen-Frequenz-Detektor und Ladungspumpe und wird als bezeichnet. Die Einheit von K P F D ist [A/rad]. K P F D = I CP 2π (49) EL-V8-6

17 PLL 3 MODELL EINER PHASENREGELSCHLEIFE Ergänzen Sie zunächst die fehlenden Gleichungen: ϕ aus (s, u V CO ) = u V CO (s, i CP ) = i CP (s, ϕ(s)) = Setzen Sie die Gleichungen zusammen: ϕ aus (s, ϕ(s)) = Geben Sie die Vorwärtsverstärkung V (s) an: V (s) = ϕaus(s) ϕ(s) = Somit beträgt die Übertragungsfunktion des offenen Regelkreises: H o (s) = A(s) V (s) = Die Ringverstärkung V r (s) lautet: V r (s) = K(s) V (s) = Geben Sie die Übertragungsfunktion des geschlossenen Regelkreises an: H(s) = H o(s) +V r(s) = 3.. Überprüfung der Stabilität: Bode-Diagramm einer PLL Die Frequenz, bei der der Betrag der Ringverstärkung des geschlossenen Regelkreises gleich eins ist, bezeichnet man als Durchtrittsfrequenz oder Bandbreite des Regelkreises. Als Phasenreserve bezeichnet man den Abstand der Phase der Ringverstärkung bei dieser Frequenz zu 80. Das Bodediagramm der Ringverstärkung V r (jω) liefert Informationen zur Stabilität der Phasenregelschleife. In Abb. 5 beträgt die Durchtrittsfrequenz f D 20 khz. Bei dieser Frequenz ist die Verstärkung V r = 0 db =. Die Phase φ(f D ) beträgt bei dieser Frequenz EL-V8-7

18 PLL 3 MODELL EINER PHASENREGELSCHLEIFE ungefähr 20. Die Phasenreserve ergibt sich aus dem Abstand der 80 - Linie zum Phasenverlauf. In diesem Beispiel beträgt die Phasenreserve φ M = 60. Somit ist die PLL in diesem Beispiel stabil. Die Dämpfung α db von V r beträgt bei der Referenzfrequenz f ref = 0 6 Hz ungefähr 63 db. arg(v r (f)) [Grad] V r(f) [db] Frequenz [Hz] 4 0 f D Frequenz [Hz] db 7 0 = M (f D) Abb. 5: Bodediagramm der Ringverstärkung einer PLL 4. Ordnung 3.2 Schleifenordnung und Schleifentyp Die Schleifenordnung gibt die Anzahl der Polstellen der Übertragungsfunktion des offenen Regelkreises an, wobei die Polstellen des Filters und die Polstelle des VCOs summiert werden müssen [3]. Bei einer Schleife erster Ordnung wird auf das Filter verzichtet, und es gilt Z(s) =. Dadurch vereinfacht sich die Übertragungsfunktion H(s) des geschlossenen Regelkreises zu: H(s) = NK P F DK V CO (50) sn + K P F D K V CO Anhand der Gleichung (50) zeigt sich, dass eine PLL erster Ordnung nur eine Polstelle aufweist. Dieser Pol entsteht durch das Integrationsverhalten des VCOs. Wird eine PLL mit Ladungspumpe verwendet, so muss mindestens ein Filter erster Ordnung eingesetzt werden []. Dadurch erhöht sich die Schleifenordnung der Phasenregelschleife auf zwei. Ein weiteres Kriterium einer PLL ist der Schleifentyp. Dieser gibt die Anzahl der idealen Integratoren in der Übertragungsfunktion des offenen Kreises an []. EL-V8-8

19 PLL 4 ERGÄNZENDE VORBEREITUNGSAUFGABEN 4 Ergänzende Vorbereitungsaufgaben. Geben Sie die vollständige Übertragungsfunktion des geschlossenen Regelkreis einer PLL an, bei der das Schleifenfilter ein RC-Tiefpass. Ordnung ist. 2. Erklären Sie kurz die folgenden Begriffe: Kanalabstand Schleifenbandbreite Phasenreserve Einschwingzeit 3. Ermitteln Sie die jeweiligen Teilungsfaktoren N und N 2 für die Schalterstellungen DIP und DIP 2 mit Hilfe der Formeln aus Kapitel Teiler Schalterstellung Teilungsfaktor N x N ges = 2 N N 2 DIP (D 5 - D 0 ) 0000 DIP 2 (D - D 6 ) 0 EL-V8-9

20 PLL 4 ERGÄNZENDE VORBEREITUNGSAUFGABEN 4. Die Bearbeitung dieser Aufgabe ist freiwillig. Sie sollen für einen Mobilfunkgerätehersteller eine Phasenregelschleife dimensionieren. Ihre Aufgabe ist es, zunächst die notwendigen Entwurfsparameter aus dem Standard zu extrahieren. Standard: GSM Frequenzbereich: GSM 900, Uplink: MHz, Downlink: MHz Kanalbandbreite: 200 khz Multiplex-Verfahren: TDMA, Rahmendauer: 4,65 ms unterteilt in 8 Zeitschlitze Uplink folgt dem Downlink nach 3 Zeitschlitzen, Duplexabstand: 45 MHz (d.h. der Uplink-Kanal liegt 45 MHz unter dem zugehörigen Downlink-Kanal) Frequenz-Sprung-Verfahren zur Erhöhung der Störfestigkeit, Sprungfrequenz 27 Hz Hinweise: Beim TDMA-Verfahren wird jedem Teilnehmer ein bestimmter Zeitschlitz zugeordnet. Bei der Realisierung im Mobilfunkstandard GSM stehen 8 Zeitschlitze zur Verfügung, d.h. dass jeder Kanal von maximal 8 Teilnehmern belegt wird. Beispiel: Teilnehmer bekommt für den Downlink den Zeitschlitz 4 zugewiesen. Dadurch ist festgelegt, das der entsprechende Uplink im Zeitschlitz 7 (= 4 + 3) erfolgt. Überlegen Sie sich, wie viele Zeitschlitze Ihnen zur Verfügung stehen, um die Ausgangsfrequenz ändern zu können. Die einzelnen TDMA-Rahmen folgen ohne Unterbrechung aufeinander, so dass nach dem Teilnehmer, der im Zeitschlitz 8 senden bzw. empfangen darf, wieder der Teilnehmer sendet bzw. empfängt, der den Zeitschlitz zugewiesen bekommen hat. Bestimmen Sie zunächst die maximale Einschwingzeit Ihrer PLL. Nehmen Sie dazu an, dass die Einschwingzeit der übrigen Komponenten des RF-Pfades 200 µs beträgt und diese erst Einschwingen können, wenn die PLL eingerastet ist. Bestimmen Sie die nötige Referenzfrequenz bei Verwendung einer Integer-N-PLL. Geben Sie den benötigten Verstimmbereich des Oszillators an. Berechnen Sie die nötigen Teilungsfaktoren. Bestimmen Sie die Wortbreite ( = Bitanzahl) des Teilers unter der Annahme, dass exakt ein Chip für den Teiler benötigt wird. Wie viele dieser Bits können fest eingestellt werden, wie viele müssen veränderbar sein? EL-V8-20

21 PLL 5 MESSAUFGABEN 5 Messaufgaben 5. Messaufgabe VCO Messen Sie die Tunekurve des VCOs und bestimmen Sie daraus die Verstimmsteilheit K V CO für die Frequenz f res,0 =. + 5 V 0 V R&S SA rot schwarz VCO 50 V tune Abb. 6: Messaufbau zur Charakterisierung des VCOs. Vervollständigen Sie die folgende Tabelle. Verwenden Sie zur Kontrolle der Tune-Spannung U V CO ein Multimeter. U V CO [V] f res [MHz] Tab. 2 EL-V8-2

22 PLL 5 MESSAUFGABEN 2. Vervollständigen Sie die folgende Tabelle und berechnen Sie die drei VCO-Steilheiten in Tab. 4. U V CO,0 0.3 V 0.2 V 0. V 0 V +0. V +0.2 V +0.3 V U V CO [V] f res [MHz] f res,0 Tab. 3 2π f res,0+0.v f res,0 0.V V tune,0+0.v V tune,0 0.V K V CO,0 2π f res,0+0.2v f res,0 0.2V V tune,0+0.2v V tune,0 0.2V K V CO,02 2π f res,0+0.3v f res,0 0.3V V tune,0+0.3v V tune,0 0.3V K V CO,03 Tab Berechnen Sie den arithmetischen Mittelwert K V CO,0 : K V CO,0 = i i K V CO,i = EL-V8-22

23 PLL 5 MESSAUFGABEN 5.2 Messaufgabe Teiler Verschalten Sie das Teilermodul und den VCO gemäß Abb. 7! R&S + 5 V 0 V SA Power Combiner VCO rot schwarz rot schwarz Teiler V tune Abb. 7: Messaufbau zur Charakterisierung des Teilermoduls. Ermitteln Sie den aktuell eingestellten Teilungsfaktor N des Teilermoduls mit Hilfe des Spektrumanalysators! f T eiler N = f V CO N = 2. Welche Teilungsfaktoren N und N 2 werden benötigt, damit der VCO bei einer Referenzfrequenz von f ref = MHz bei der Resonanzfrequenz f res,0 oszilliert? Teiler Schalterstellung N x N DIP DIP 2 Tab. 5 Überprüfen Sie ihre Berechnungen mit Hilfe des Spektrumanalysators! EL-V8-23

24 PLL 5 MESSAUFGABEN 5.3 Messaufgabe PFD mit CP Verschalten Sie das PFD/CP-Modul gemäß Abbildung 8! Achten Sie darauf, welche der Leitungen mit Widerständen versehen sind. Ihnen stehen Leitungen mit eingelötetem 00-Ohm-Widerstand zur Verfügung. + 5 V 0 V + 5 V PFD / CP rot schwarz blau f Teiler,in I CP ma f ref,in Abb. 8: Messaufbau zur Charakterisierung des PFD Zur Bestimmung des Verstärkungsfaktors K P F D wird der Ausgangsstrom der Ladungspumpe I CP benötigt. Messen Sie dazu den Ladestrom I CP,up und den Entladestrom I CP,down. Gehen Sie dabei wie folgt vor: Kontaktieren Sie den Eingang f ref,in mit 5 V, um I CP,up zu bestimmen und den Eingang f T eiler,in für I CP,down. I CP,up [ma] I CP,down [ma]. Bestimmen Sie den mittleren Strom der Ladungspumpe I CP. I CP = I CP,up + I CP,down 2 = 2. Bestimmen Sie den Verstärkungsfaktor K P F D. K P F D = I CP 2π = EL-V8-24

25 PLL 5 MESSAUFGABEN 5.4 Messaufgabe Schleifenfilter Filter blau schwarz i CP u VCO Abb. 9: Messaufbau zur Charakterisierung des Schleifenfilters. Vervollständigen Sie Tab. 6 mit den Werten der Randbedingungen zur Dimensionierung einer PLL 3. Ordnung. Z(s): f ref K P F D K V CO Φ M ω D N Tab. 6: Randbedingungen zur Dimensionierung der PLL EL-V8-25

26 PLL 5 MESSAUFGABEN 2. Bestimmen Sie die Filterkoeffizienten für die Filterfunktion Z(s) bei den Durchtrittsfrequenzen f D mit Hilfe der folgenden Gleichungen: Berechnung von Ergebnis τ = ω D sin ϕ M cos ϕ M τ 2 = ω 2 D τ C = K P F DK V CO N τ τ 2 ω 2 D +(ω D τ 2 ) 2 +(ω D τ ) 2 C 2 = C ( τ 2 τ ) R 2 = τ 2 C 2 Tab. 7: Berechnung der Filterkoeffizienten 3. Übertragen Sie die Koeffizienten auf das Schleifenfilter. Bestimmen Sie dazu R 2 mit dem Multimeter und stellen Sie C und C 2 mit den DIP - Schaltern ein. f D R 2 C C 2 Tab. 8: Bauelementwerte für das Filter EL-V8-26

27 PLL 5 MESSAUFGABEN 5.5 Messaufgabe PLL 5V 0V 5V rot schwarz blau SG PLL SA Abb. 20: Messaufbau zur Charakterisierung der PLL Verschalten Sie die einzelnen Module zu einer PLL. Achten Sie auf die Farben der Versorgungsspannungsanschlüsse der einzelnen Platinen (rot = 5V, blau = 5V, schwarz = Masse). Kontrollieren Sie die Höhe der Versorgungsspannungen mit einem Multimeter.. Messen Sie die Bandbreite f D der PLL mit Hilfe des Spektrumanalysators! 2. Messen Sie die Leistungsdifferenz in db zwischen gewünschten Signal und dem Störsignal durch die Referenzfrequenz! EL-V8-27

28 PLL 6 AUSWERTUNG 6 Auswertung 6. Charakterisierung des VCO Zeichnen Sie die Tunekurve des VCO in Abb. 2 ein! Markieren Sie den Arbeitspunkt und zeichnen Sie die Arbeitsgerade ein Frequenz [MHz] Tune-Spannung [V] Abb. 2: Gemessene Tunekurve mit Arbeitspunkt und Arbeitsgerade 6.2 Schleifenfilter Vervollständigen Sie Tab. 9 mit den Werten der Randbedingungen zur Dimensionierung einer PLL 4. Ordnung. Z(s): f ref K P F D K V CO Φ M ω D N ξ ref Tab. 9: Randbedingungen zur Dimensionierung der PLL 4. Ordnung Bestimmen Sie die Filterkoeffizienten für die Filterfunktion Z(s) bei den Durchtrittsfrequenzen f D mit Hilfe der in Tab. 0 angegebenen Gleichungen. Füllen Sie Tab. aus. Hinweis: Die Verwendung einer Software zur Berechnung der Gleichungen wird empfohlen (z.b. Excel, OpenOffice Calc, MATLAB,... )! EL-V8-28

29 PLL 6 AUSWERTUNG Berechnung von... mit Hilfe der Gleichung... τ = ω D τ 3 = 2πf ref sin ϕ M cos ϕ M 0 ξ ref 0 ω M = cos ϕ M [(τ +τ 3 ) 2 +τ τ 3 ] ( (τ + τ 3 ) 2 + cos 2 ϕ M (τ τ 3 ) sin ϕ M (τ + τ 3 ) τ 2 = ω M 2 (τ +τ 3 ) ) C = K P F D K V CO N τ τ 2 ω M 2 +(ω M τ 2 ) 2 +(ω M τ ) 2 +(ω M τ 3) 2 C 2 = C ( τ 2 τ ) R 2 = τ 2 C 2 C 3 = 0 C R 3 = τ 3 C 3 Tab. 0: Berechnung der Filterkoeffizienten, PLL 4. Ordnung f D R 2 R 3 C C 2 C 3 khz 0 khz 00 khz Tab. : Bauelementwerte für das Filter einer PLL 4.Ordnung 6.3 Phasenregelschleife Erklären Sie den Einfluss der Parameter des Schleifenfilters auf das Verhalten einer PLL bei Verwendung als Frequenzmodulator. Was geschieht, wenn die Schleifenbandbreite sehr gering ist? Wie wirkt sich eine hohe Schleifenbandbreite auf die Frequenzmodulation aus? Erklären Sie kurz, warum man die Schleifenbandbreite in Bezug auf die Audioqualität nicht beliebig optimieren kann. Bedenken Sie den Zusammenhang zu anderen Entwurfsparametern (vgl. Vorbereitungsaufgabe 4.2). EL-V8-29

30 PLL Literaturverzeichnis Literatur [] M. Weber, Untersuchung und Schaltungsentwurf einer Phasenregelschleife in Fractional-N-Architektur für FMCW-Radarsysteme bei 24 GHz in 20-nm-CMOS- Technologie, Diplomarbeit, Ruhr-Universität Bochum [2] C. S. Vaucher, Architectures for RF Frequency Synthesizers, Kluwer Academic Publishers, 2002 [3] S. Mecking, System-in-Package-Lösungen von Sendeempfängerschaltungen für drahtlose Netze im 5-GHz-Band: Entwurf und Charakterisierung, Dissertation, Ruhr- Universität Bochum, 2005 [4] B. Razavi, Design of Analog CMOS Integrated Circuits, Mc-Graw-Hill, 200 [5] B. Razavi, RF Microelectronics, Prentice Hall PTR, 998 [6] U. Langmann, Integrierte Schaltungen für Mobilfunksysteme, Vorlesung, Lehrstuhl für Integrierte Systeme, Ruhr-Universität Bochum, 2007 [7] M. Weber, Programmierbare Frequenzteiler für Phasenregelschleifen in Hochfrequenz- Messsystemen: Untersuchung von Teilungskonzepten und Schaltungsentwurf, Studienarbeit, Lehrstuhl für Integrierte Systeme, Ruhr-Universität Bochum [8] National Semiconductor, An Analysis and Performance Evaluation of a Passive Filter Design Technique for Charge Pump PLL s, National Semiconductor, July 200 [9] ON Semiconductor, MC0E36, MC00E36, 5V ECL 6-Bit Universal Up/Down Counter, Datenblatt, November 2006 [0] I. N. Bronstein, Taschenbuch der Mathematik, S. 093, Verlag Harri Deutsch, 5. Auflage, 2000 EL-V8-30