Überblick über Frequenz-Synthesizer

Transkript

1 Überblick über Frequenz-Synhesizer LNA Band Pass Filer Duplexer Filer Frequency Synhesizer Channel Selecion PA Band Pass Filer Roland Pfeiffer 14. Vorlesung

2 Design eines Frequenz-Synhesizers Ihr Chef sell Ihnen die Aufgabe, einen Frequenz-Synhesizer für Mobilfunkfrequenzen zu designen. Ihre Aufgabe: -Aufgaben des Frequenz-Synhesizers -Meßgrößen des Frequenz-Synhesizers -verschiedene Frequenz-Synhesizer- Archiekuren aus Veröffenlichungen Design eines Frequenz-Synhesizers

3 Aufgaben des Frequenz-Synhesizers Ein Frequenzsynhesizer soll eine hohe Frequenzgenauigkei aufweisen GSM-Sandard: Frequenzgenauigkei von 0,1 ppm!! GSM 900 MHz Frequenzgenauigkei von 90 Hz!! aufgrund von Ferigungsabweichungen is diese Frequenzgenauigkei nich mehr mi einem VCO realisierbar Frequenzsynhesizer um den VCO herum LNA Band Pass Filer enhäl VCO Duplexer Filer Frequency Synhesizer Channel Selecion PA Band Pass Filer

4 Aufgaben des Frequenz-Synhesizers Ein Frequenzsynhesizer soll eine hohe Frequenzgenauigkei aufweisen über die Kanäle absimmbar sein schnellen Frequenzwechsel gesaen

5 Aufgaben des Frequenz-Synhesizers schneller Frequenzwechsel: wichig bei gleichzeiiger Nuzung eines Synhesizer im RX- und TX-Pfad bei Time-Division Muliple Access (z.bsp. GSM) LNA Band Pass Filer Duplexer Filer Frequency Synhesizer Channel Selecion PA Band Pass Filer

6 Aufgaben des Frequenz-Synhesizers Ein Frequenzsynhesizer soll eine hohe Frequenzgenauigkei aufweisen über die Kanäle absimmbar sein schnellen Frequenzwechsel gesaen Sörfrequenzen ( Seienbänder ) unerdrücken

7 Aufgaben des Frequenz-Synhesizers Unerdrückung von Sörfrequenzen ( Seienbändern ) Grund: RF Eingang Gewünsches Signal Sörer Synhesizer Ausgang LO Seienband w 1 w INT w IF Ausgang w IF w 1 -w LO w INT -w S w LO w S w w

8 Aufgaben des Frequenz-Synhesizers Ein Frequenzsynhesizer soll eine hohe Frequenzgenauigkei aufweisen über die Kanäle absimmbar sein schnellen Frequenzwechsel gesaen Sörfrequenzen ( Seienbänder ) unerdrücken selber kein Rauschen hinzufügen

9 Aufgaben des Frequenz-Synhesizers Rauschen im Ausgangssignal Transmi: Naher Sender Gewünsches Signal Receive: LO Ausgang w 1 w 2 w Sörer Gewünsches Signal w 0 w reciprocal mixing Herabgemische Signale w

10 Aufgaben des Frequenz-Synhesizers Ein Frequenzsynhesizer soll eine hohe Frequenzgenauigkei aufweisen über die Kanäle absimmbar sein schnellen Frequenzwechsel gesaen Sörfrequenzen ( Seienbänder ) unerdrücken selber kein Rauschen hinzufügen bei homodyne Transmier: Injecion locking

11 Homodyne-Sender Injecion locking I durch Modulaion f M f 0 f 0 VCO PA Q VCO roes Handy naürliche Frequenz Koppelung auf VCO seig f M(odulaion) w VCO roes Handy auf f M abgelenke Frequenz f M f 0 f f 0 f f 0 f f 0 f f M f M

12 Aufgaben des Frequenz-Synhesizers Frage: Was für eine Spezifikaion halen Sie für die wichigse? Ein Frequenzsynhesizer soll eine hohe Frequenzgenauigkei aufweisen über die Kanäle absimmbar sein schnellen Frequenzwechsel gesaen Sörfrequenzen ( Seienbänder ) unerdrücken selber kein Rauschen hinzufügen bei homodyne Transmier: Injecion locking

13 Prinzip der PLL-Schalung aufgrund Frequenzgenauigkei: Phase Locked Loop (PLL) andere Problemaiken zweirangig

14 Gliederung Problemsellung, Aufgaben, Meßgrößen Prinzip der Phase-Locked-Loop (PLL)-Schalung Sandard -PLL, Charge-Pump -PLL Erzeugung höherer Frequenzen Ineger-N-PLL Fracional-N-PLL Dual-Loop-PLL andere Ar der Frequenzsynhese: Direc-Digial-Synhesis Zusammenfassung Lieraurhinweise

15 Prinzip der PLL-Schalung Name: Phase-Locked-Loop-Schalung Phasen-Konsan-Schleife : Phasen-Differenz zwischen zwei Signalen is konsan - d Sinn: frequenzmäßige Synchronisaion von diesen zwei Signalen d Warum? Beziehung Phasendifferenz-Frequenz: d w1 -w2 w1 -w2 d 0 d - 2 also 1 0 w w 1 2 d!!!

16 Prinzip der PLL-Schalung Sandard -PLL-Schalung: x() Phase Deecor Low-Pass Filer VCO y() Df Phase Deecor V ou V ou Df ideales Verhalen des Phasen-Deekors!! x() y() PD Oupu LPF Oupu Df K PD Df reales Verhalen des digialen Phasen-Deekors!!

17 Prinzip der PLL-Schalung Sandard -PLL-Schalung: X() Phase Deecor Low-Pass Filer VCO y() V ou Phase Deecor V ou Df ideales Verhalen des Phasen-Deekors!! je besser der Phasendeekor, deso besser der "lock range"

18 Prinzip der PLL-Schalung Verbessere Phasen-Deekor (erlaub erweieren Lock Range ): Phasen/Frequenz-Deekor (PFD) A B PFD Q A Q B Frequenz(A)=Frequenz(B) Frequenz(A)=Frequenz(B) aber Phase(A)=Phase(B) A B Q A A B Q A Q B Q B - Q posiiv flankengerigger bezüglich A und B (Beispiel: Q A posiive Flanke High, dann B posiive Flanke Low) - Beispiel zuers posiive Flanke A, wenn B zuers posiive Flanke Q B akiv - bei ungleicher Frequenz bleiben Q länger im High-Zusand als bei ungleicher Phase schnelleres Einrasen

19 Prinzip der PLL-Schalung Verbessere Phasen-Deekor (erlaub erweieren Lock Range ): Phasen/Frequenz-Deekor (PFD) A B PFD Q A Q B Charakerisik des PFD bei Frequenz(A)=Frequenz(B): V ou =Q A -Q B V ou Df

20 Prinzip der PLL-Schalung Phasen/Frequenz-Deekor (PFD) Aufbau einer Charge-Pump-PLL x() Phase Deecor Low-Pass Filer VCO y() V DD Schalungsechnik II Prof. Maurer x() PFD VCO y() C P

21 Prinzip der PLL-Schalung Frage: Sie haben einen Quarz-Generaor mi 150 MHz als Eingangsfrequenz zur Verfügung, wollen aber 900 MHz erzeugen! Was un? Anwor:?? 150 MHz f REF Phase Deecor Low-Pass Filer VCO f ou 900 MHz 900 MHz

22 Prinzip der PLL-Schalung Frage: Sie haben einen Quarz-Generaor mi 150 MHz als Eingangsfrequenz zur Verfügung, wollen aber 900 MHz erzeugen! Was un? Anwor: Frequenzeiler in der Rückführung zum Erzeugen einer höheren Frequenz als der Eingangsfrequenz 150 MHz f REF Phase Deecor Low-Pass Filer VCO f ou 900 MHz 150 MHz : M wout M w IN

23 Prinzip der PLL-Schalung durch Sezen des Frequenzeilers: Kanalwahl möglich!! f REF Phase Deecor Low-Pass Filer VCO f ou : M Modulus Selecion LNA Band Pass Filer Duplexer Filer Frequency Synhesizer Channel Selecion PA Band Pass Filer

24 Prinzip der PLL-Schalung Definiion: f OUT f k f 0 CH f Beispiel GSM Receive: f 0 k f CH 935 MHz 200 khz Anfangsfrequenz Kanalnummer Kanalbreie k 0 k 1 k 2 k 3 k 4 k 5 f MHz f CH 200 khz f

25 Gliederung Problemsellung, Aufgaben, Meßgrößen Prinzip der Phase-Locked-Loop (PLL)-Schalung Sandar -PLL, Charge-Pump -PLL Erzeugung höherer Frequenzen Ineger-N-PLL Fracional-N-PLL Dual-Loop-PLL andere Ar der Frequenzsynhese: Direc-Digial-Synhesis Zusammenfassung Lieraurhinweise

26 Ineger-N-PLL Ineger-N-PLL: f ref =f CH Name Ineger-N : nur Vielfache von f ref = f CH als Ausgangsfrequenz f OUT möglich!! f OUT f M - M L fch f0 M - M L fr ef 0 wobei f 0 M L f R ef f CH = f REF Phase Deecor Low-Pass Filer VCO f ou : M Modulus Selecion M... L M H z.bsp. GSM f CH = f REF =200kHz

27 Ineger-N-PLL Beureilung von Ineger-N-PLL: Voreil: f CH = f REF Phase Deecor Low-Pass Filer VCO f ou - relaive Einfachhei : M Nacheile (uner anderem): Modulus Selecion - hoher Zeibedarf zum Frequenzwechsel - Seienbänder reference spurs

28 Ineger-N-PLL Schalungsechnik II Prof. Maurer generiere Frequenz f

29 Ineger-N-PLL Nacheil: Seienbänder reference spurs Ausgänge Q A, Q B : gleich große Ladungen idealerweise kein Effek!! A B PFD Q A Q B S 1 real: charge injecion mismach kleine Spannung am V DD I P S 2 VCO-Eingang Korrekur C P periodischer Vorgang mi f ref = f CH reference spurs I P x A B Q A Q B S 1 S 2 I P q 1 q 2 I P x C P generiere Frequenz f Seienbänder im Absand von f Ref

30 Aufgaben des Frequenz-Synhesizers Unerdrückung von Sörfrequenzen ( Seienbändern ) Grund: RF Eingang Gewünsches Signal Sörer Synhesizer Ausgang LO Seienband w 1 w INT w IF Ausgang w IF w 1 -w LO w INT -w S w LO w S w w

31 Ineger-N-PLL Nacheil: Seienbänder reference spurs Frage: Wie schaffen Sie Abhilfe gegen die reference spurs? Anwor:?? generiere Frequenz f REF = f CH Phase Deecor Low-Pass Filer : M VCO f ou f Seienbänder im Absand von f Ref

32 Ineger-N-PLL Nacheil: Seienbänder reference spurs Frage: Wie schaffen Sie Abhilfe gegen die reference spurs? Anwor: Abhilfe durch hohes C im Tiefpassfiler, aber dadurch hoher Zeibedarf zum Frequenzwechsel generiere Frequenz f REF = f CH Phase Deecor Low-Pass Filer : M Modulus Selecion VCO f ou f Seienbänder im Absand von f Ref

33 Prinzip der PLL-Schalung Frequenzsprung von PLL-Schalung: x() w 0 w 0 Dw Y() PD Oupu LPF Oupu 0 Lock Transien f REF Phase Deecor Low-Pass Filer VCO f ou : M Modulus Selecion Lock Transien

34 Ineger-N-PLL Nacheil: hoher Zeibedarf zum Frequenzwechsel Lock Transien Seling ime : Zei während Lock Transien Seling ime loop bandwih loop bandwih bei Charge-Pump-PLL: ewa ein Zehnel von f Ref = f CH (z. Bsp. GSM f CH =200 khz loop bandwih =20 khz) seling ime zu groß??

35 Ineger-N-PLL Nacheil: hoher Zeibedarf zum Frequenzwechsel Beispiel: maximaler Frequenzwechsel: Sprung von M L auf M H : Divider Modulus NP+1 NP+S V VCO w 0 w w 0 w w 0 w führ zu: Receive Transmi Gewünscher Kanal Empfangener Kanal Nachbarkanal Gesendeer Kanal Gewünscher Kanal Nachbarkanal w w

36 Ineger-N-PLL Alernaive zu Ineger-N-PLL : - Fracional-N-PLL - Dual-Loop-Archiekur - Direc Digial Synhesis

37 Fracional-N-PLL Name: Fracional-N-PLL Brucheile von f Ref größere f Ref, niedrige seling ime möglich!! Prinzip: f REF Phase Deecor Low-Pass Filer VCO f ou : M Modulus Selecion Pulse Remover Remove V x V y V y : nich mehr periodisch, aber ewas niedrige Frequenz gegenüber V X Nacheil: fracional spurs

38 Fracional-N-PLL Schalungsechnik II Prof. Maurer

39 Dual-Loop-Archiekur Prinzip der Dual-Loop-Archiekur: PLL 1 : PLL 2 : fese Frequenz absimmbar zur Kanalselekion Ausgangssignale beider PLLs: Addiionssufe f ref1 PLL1 f C Frequency Adder f C + Mf ref2 f ref2 PLL2 Mf ref2 Channel Selecion

40 Direc Digial Synhesis Direc Digial Synhesis (DDS): Ausgangsfrequenzen rein digial Prinzip: Se Couner ROM DAC LPF Clock

41 Direc Digial Synhesis Veränderung der Frequenz: Se -Eingang Se hoch Se Couner ROM DAC LPF Clock Se niedrig Se Couner ROM DAC LPF Clock

42 Direc Digial Synhesis Voreil der Direc Digial Synhesis: -geringes Phasenrauschen als VCO -sehr frequenzgenau -kurze seling ime bei Frequenzänderung -koninuerlicher Phasenübergang bei Frequenzwechsel im Ausgangssignal (für manche Modulaionsaren wichig) -direke Modulaion möglich (Modulaionssignal auch in digialer Form vorhanden) Se Couner ROM DAC LPF Clock

43 Direc Digial Synhesis Frage: Nacheil der Direc Digial Synhesis?? Se Couner ROM DAC LPF Clock

44 Direc Digial Synhesis Nacheil der Direc Digial Synhesis: -Nyquis-Theorem: mindensens 2 f ou = f Clock!! (Recheckimpulse) real ungefähr 3-4 f ou = f Clock!! (Recheckimpulse) Beispiel: GSM: MHz=2,7-3,6 GHz Geschwindigkeisproblem!! -DAC im GHz-Bereich in CMOS?? Se Couner ROM DAC LPF Clock

45 Direc Digial Synhesis Anwendung im GHz-Bereich (Dual-Loop-Archeikur mi DDS): variable Frequenz f 1 DDS BPF f 1 + f 2 PLL konsane Frequenz f 2

46 Direc Digial Synhesis Anwendung im GHz-Bereich: 2012 Analog Devices AD9914 hp://

47 Direc Digial Synhesis Anwendung im GHz-Bereich: 2012 Analog Devices AD9914 hp://

48 Zusammenfassung Problemsellung Prinzip der Phase-Locked-Loop (PLL)-Schalung Sandar -PLL, Charge-Pump -PLL Erzeugung höherer Frequenzen Ineger-N-PLL Fracional-N-PLL Dual-Loop-PLL andere Ar des Frequenzsynhese: Direc-Digial-Synhesis Zusammenfassung Lieraurhinweise

49 Lieraurhinweise Bücher: -B. Razavi, RF Microelecronics,Prenice Hall, 1998, ISBN B.Razavi, Challenges in he Design of Synhesizers for Wireless Applicaions, Cusom Inegraed Circuis Conference 1997