Schnelle Fourier-Transformation

Transkript

1 Vortrag im Rahmen des Forschungsseminars Digitaltechnik 24. November 204

2

3 Diskrete Fouriertransformation(DFT) N N X(k) = x(n) e j2πnk/n = x(n) WN nk, n=0 n=0 k = 0,,..., N mit N 2 komplexen Additionen und Multiplikationen! k: diskrete Frequenzvariable n: diskrete Zeitvariable X(k): diskrete Fouriertransformierte x(n): Abtastwerte von x(t) W N : komplexe Dreh oder Twiddlefaktoren

4 Konstantenmultiplikation mit Beispiel: Canonical signed digit 543 x = x = ( )x = CSD x = ( )x = 2 5 (2 4 x 2 0 x) x 4 7 () 5 543

5 Ternäre Addierer[Kumm(203)] Formel s = x y z mit Kein zustätzlicher Hardwareaufwand auf modernen FPGAs Höherer Routingaufwand

6 Ternäre Addierer(2) () () Abbildung: Addierergraph Abbildung: Addierergraph mit ternären

7 Twiddle Faktoren[Wada(2006)] W k N 2jπk = e N = cos ( 2πk N ) j sin ( 2πk N )

8 Rotation ohne Hardwareaufwand triviale Rotationen WN 0 =, W N/4 N = j, W N/2 N =, W 3N/4 N = j

9 Rotation mit Hardwareaufwand Re{(x r jx i ) (a r ja i )} = x r a r x i a i, Im{(x r jx i )(a r ja i )} = x r a i x r a i, mit a = a r ja i = WN nk konstant und x = x r jx i variabel. 4 Multiplizier und 2 Addierer/Subtrahier Ziel : Verringerung der Anzahl der komplexen Rotationen Ziel 2: Verringerung des Hardwareaufwandes mit Hilfe von Konstantenmultiplikation

10 Der Algorhitmus von Cooley und Tukey Aufspalten in gerade und ungerade Werte N X(k) = n=0 = N/2 x(n) WN nk = N/2 n=0 n=0 N/2 x(2n) WN 2nk N/2 x (n) WN/2 nk W N k n=0 n=0 x(2n) W (2n)k N x 2 (n) W nk N/2. Die Anzahl der Multiplikationen konnte durch die Aufteilung in 2N/2 FFTs auf 2(N/2) 2 N = N 2 /2 N reduziert werden.

11 Der Algorhitmus von Cooley und Tukey(2) Mit N = 2 q (q N) kann nun diese Unterteilung nun log 2 (N) mal ausgeführt werden. Die Komplexität beträgt N log 2 (N). Ausklammern trivialer Rotationen W N/2r N = W r N So kann die Anzahl die Mulplikationen auf N/2 log 2 (N) reduziert werden.[grünigen(2004)]

12 6 Punkte Radix2 FFT Datenflussgraph[Burrus(2008)]

13 Entwicklung des Datenflussgraphen W φ N = W φ N in jeder ungerade Stufe, so dass W φ N, φ = 0 mod N/4. Verschieben von φ in die nächste Stufe bei N = 4 q (q N) Genau (log 4 N )Stufen nicht triviale Twiddlefaktoren Reduzierung Anzahl nicht trivialer Rotationen Beispiel W 5 6 = W 4 6 W 6

14 6 Punkte Radix2 2 FFT Datenflussgraph[Guoan(20)]

15 Folgerungen Nur (log 4 N ) umschaltbare Multiplizierer werden benötigt. Weniger Pfade mit Pipelinestufen. Addition von zwei Stufen können zusammengefasst werden! re Parallelisierung, da Symmetrie der Twiddlefaktoren verloren geht.

16 FFTImplementierung[Ingmarsson(202)]

17 FFTImplementierung(2)[Ingmarsson(202)]

18 Umschaltbare Twiddlefaktoren(niedrige Auflösung) Kernel der W 8 Rotationen 0 : W 0 8 = 543 j 0, 45 : W 7 8 = 384 j 384. log = bits

19 State of the art Implementierung[Garrido(203)]

20 Addergraph(rpag/pagfusion)[Moeller(204)] 0, 0,,0, , 0,,0 0, 6,0,0 0,6,0,0 0, 7,0, 0,7,, , 28,28 0,7 8,8 7,0 8,8,0 28, , , ,0 384,384

21 Addergraph ternary(rpag/pagfusion)

22 Kostenvergleich Garrido 2input Addierer 3input Addierer 4 Addierer 4 Addierer 4 Addierer 6 MUX 7 MUX 4 MUX 4 Register 4 Register 2 Register

23 Umschaltbare Twiddlefaktoren(hohe Auflösung) Kernel der W 8 Rotationen 0 : W 0 8 = 960 j 0, 45 : W 7 8 = 3860 j log = 6bits

24 Addergraph(rpag/pagfusion),0,0,0,0 9,0 9,0 3 0, 0, 0, 0, 0,5 2 0,7 0,7 3 () 0, 0, 8,0,0,0 9,0 0,2560 0,7 9 0,7 0,55 3 () 0,2048 0,55 0,880 0, ,0 0,55 0, ,0 53,0 55,0 6 53,0 55,0 53,0 55,55 0, , ,0 55,55 53,0 880,880 53,0 220,220 0,960 55,55 () 4 2 0, ,3860 2() 960,0 3860,3860 4

25 Addergraph ternary(rpag/pagfusion)

26 Kostenvergleich Garrido 2input Addierer 3input Addierer 8 Addierer 0 Addierer 6 Addierer? MUX 0 MUX 8 MUX? Register 5 Register 2 Register

27 rpag/pagfusion Rpag/pagfusion erzeugt eine gültige Lösung(mit Pipelinestufen) für umschaltbare Zweieingangsaddierergraphen! Für große Probleme erfordert eine optimale Lösung extrem hohen Rechenaufwand! Die gefundene Lösung kann schlechter als Lösungen von Hand sein. Rpag/pagfusion erzeugt den vhdlcode des Addierergraphen.

28 Zusammenfassung Die Anzahl der Multiplizierer kann durch den Radix2 2 Algorithmus und parallele Struktueren reduziert werden. Die von rpag/pagfusion erzeugten Konstantenmultiplikationsstrukturen eignen sich für günstige FFT Realisierungen mit hohem Durchsatz. Durch den Einsatz ternärer Addierer konnten umschaltbare Konstantenmultiplikationen für FFTs auf FPGAs effizienter realisiert werden.

29 Ausblick Die Verwendung von rpag und pagfusion macht es vorstellbar in Zukunft große FFTStrukturen mit umschaltbarer Konstantenmultiplikation automatisiert auf FPGAs mappen zu können. Die Komplexität der pagfusionsuche kann durch eine geringere Knotenanzahl reduziert werden. Für große, umschaltbare Konstantenmultiplizier wird die Suchdauer von pagfusion weiterhin ein kritisches Thema darstellen.

30 Kumm, Hardieck, Willkomm, Zipf, MeyerBaese Multiple Constant Multiplication With Ternary Adders. IEEE, 203. C. Sidney Burrus Flowgraphs of various radix2 and 4 Cooley Tukey FFTs and Split Radix FFTs. online article Guoan Bi Pipelined Structure Based on Radix22 FFT Algorithm. IEEE, 20. Daniel Ch. von Gruenigen Digitale Signalverarbeitung. Fachbuchverlag Leipzig, Garrido, Qureshi, Gustafsson LowComplexity Multiplierless Constant Rotators. IEEE, 203.

31 Ingmarsson, Källström, Gustafsson Using DSP Block Preadders in Pipeline SDF FFT Implemantiations. IEEE, 202. Tom Wada 64 point Fast Fourier Transform Circuit. http: // Moeller, Kumm, Kleinlein, Zipf Pipelined reconfigurable multiplication with constants on FPGAs. Field Programmable Logic and Applications (FPL), th International Conference on, 204, pp. 6.