Sequentieller Dividierer

Transkript

1 0 Divisio 8 Sequetieller Dividierer Nachfolgede Abbildug skizziert eie sequetielle Schaltug die zur Divisio (hier: x/y) vorzeicheloser Zahle der Wortbreite =4verwedet werde ka D y y y y 0 SUB R 0 R x x x x 0 Das Divisor-Register D ist =4Bit breit das Rest-Register R ist =8Bit breit Zuerst wird der Divided i der rechte Hälfte des Rest-Registers R abgelegt; die like Hälfte wird mit 0 iitialisiert Der Divisor wird im Divisor-Register D abgelegt Aschließed wird iterativ =4mal folgedes durchgeführt: Rest-Register R um eie Stelle ach liks schiebe dabei vo rechts mit Nulle auffülle Der Subtrahierer bestimmt mittels Subtraktio R D ob der Divisor D i de Teil-Dividede R passt Ist das Ergebis der Subtraktio positiv dh hat der Divisor i de Teil-Dividede reigepasst wird R 0 auf gesetzt ud das Ergebis der Subtraktio (der Rest) i R überomme Der Quotiet fidet sich i der rechte Hälfte des Rest-Regstiers dh R 0 der Divisios-Rest i der like Hälfte dh R

2 8 Arithmetische Schaltuge a) Trage Sie i folgede Abbildug für =4die Registerihalte ei die sich für die Divisio : 4 = Rest ergebe r Nach Schiebe: Nach Schiebe: Nach Schiebe: Nach SUB/ODER: Nach Schiebe: Nach Subtr/ODER: oroo Schieber a b SUB *beebt#dea a-b 000 o Iitialisierug ^0^00 Erste Rude : do a Zweite Rude o c eg Dritte Rude Dritte Rude 0 O 0 0 C Vierte Rude o a a ^ co Vierte Rude O ^ o a eg kz Root a Ergebis Nachfolgede Abbilduge zeige eie Schaltug welche die sequetielle Divisio implemetiert sowie de zugehörige Zustadsautomate T b) Trage Sie i de Zustads-Automate geeigete Übergäge ud Ausgagssigale so ei dass der Zustadsautomat die Schaltug i gewüschter Weise steuert

3 ' tat 0 Divisio 8 z#t Lfchieba zsubltlst Reset Iit ii/<< = mux = Divided Divisor C Steuerug clk_rest iit/<< µ Clk Iit/<< 0 0- Rest 0- << Rest ud - Quotiet - mux 0 eg Clk 0 a-b Sub b a Divisor : s±%;: uder 4 Iit Schiebe Schiebe a d ii/<< = ii/<< = ii/<< = mux = mux = omux H = v ;± 6 clk_div of To i ier test ' Weil auf lie ::# " a Sub; Rest = ii/<< = mux = Sub; Rest = ii/<< = mux = o it iuita < a o Ede oro jkigede Pegellflahe FI weawtex 4We - ii/<< = mux = = d - j " i ==

4 84 Arithmetische Schaltuge Die Steuerug der Dividierer-Schaltug wird u für die Wortbreite =4wie folgt implemetiert: Kombiatorische Logik clk_div clk_rest iit/<< mux µogay D D4 Q Q4 D0 D Q g Q0 Clk eg iso bits T c) I welche Bits des Zustadsregisters wird der aktuelle Zustad ud die Azahl der bisher durchgeführte Rude abgespeichert? Rude Iasgesemt 4 [ld(uy= Bits QQ } stad Iusgesat Q4 t Fldk*DM# Bits QO Q QZ

5 0 Divisio 8 Implemetierug des Zustadsautomate mit Multiplexer T a) Gebe Sie für die Eigäge des Multiplexers biär die Ausgagsworte a mit dee sich die Ausgagsfuktio des Moore-Automate ergibt Welch oid die Zustad xxix 0 sexistiert milt io: oz: 4 uotade8lakjw@geheichweiterx 0^0 6 0 X 4 tuogeiye? Bit : clk_div Bit : clk_rest Bit : iit/<< Bit 0: mux I T b) Gebe Sie die Folgezustäde für alle ubedigte Verzweiguge a Ich si i : Zustad 0 : 4 Folgezustad 6

6 86 Arithmetische Schaltuge T c) Gebe Sie eie Multiplexer-Schaltug a die mittels des Sigals rude_ die Folgezustäde des Zustads 6 a ihrem Ausgag bereitstellt gy Mol Bits o Folgezustad rude_ ta vo Zustad 6 T d) Gebe Sie eie Schaltug zur Bestimmug des Folgezustads vo Zustads 6 a D Mdf"o+g die ohe Multiplexer auskommt Bits ges ± µ #" Folgezustad rude_ vo Zustad 6 B T e) Gebe Sie eie Multiplexer-Schaltug a die mittels der Sigale rude_ ud eg de Folgezustad des Zustads 4 a ihrem Ausgag bereitstellt eg rude_ a ( KSBI I o ( MSB ) It :O 't Folgezustad vo Zustad 4 " g ru de - 0 * - ~T t -

7 Sub 6 0 Divisio 8 Add H I T f) Gebe Sie eie kombiatorische Schaltug für de Rudezähler a der jedesmal we sich der Moore-Automat im Zustad befidet die i Bits ud 4 des Zustadsworts gespeicherte : Rudeazahl um Eis erhöht Add Aktueller +l D'tx Zustad o - #i Nächste Rude Bits Aktuelle Rude Der Rudezähler zählt wie folgt: Rude 0 Rude 0 Rude ud Rude 4 00 steles T g) Trage Sie i achfolgede Abbildug eie kombiatorische Schaltug ei die i der 4 Rude aus dem Rudezähler das Sigal rude_ erzeugt oh IDoi-- Aktuelle Rude rude_ QQIE a a

8 ' 88 Arithmetische Schaltuge Implemetierug des Zustadsautomate mit Speicherbausteie Im Folgede wird astelle der kombiatorische Logik ei ROM-Speicher verwedet Multiplexer Clk_Divisor Clk_Rest Iit/<< Dateausausgag 8 6 Adress- Eigag ROM-Speicher D Q D Q D Q D4 Q4 D0 Q0 Clk - idi ' R : =Hit eg Adveso Der ROM-Speicher fuktioiert wie folgt: Die Bitkombiatio die am Adress-Eigag aliegt wird als Adresse iterpretiert Am Dateausgag wird da das Datewort ausgegebe das a der durch de Adress-Eigag spezifizierte Adresse liegt Die sog Speicherorgaisatio beschreibt de Speicheraufbau: Wie breit (i Bit) sid die Dateworte? Wieviele Dateworte köe abgespeichert werde? T a) Gebe Sie die Orgaisatio des gezeigte ROM-Speichers a Der Speicher vufijt ober 6=64 Datewok to je a Bit

9 ta 4 0 Divisio T b) Gebe Sie de ROM-Ihalt a der zur Implemetierug der Zustäde ud beötigt wird eg Rude Zustad Ausgag Folgerude Folgezust Zust C Oo 0000 oo ca 00 Oo Zust O do 00 oe do oro 00 oo ort ^ T c) Gebe Sie de ROM-Ihalt a der zur Implemetierug des Zustads beötigt wird eg Rude Zustad Ausgag Folgerude Folgezust Zust 0 art XOO? 0 00 e a C XOOT 0 4 O 0 0 I co ; o 00 I I qo 0 0 / m ro Zustad 4±~ kauaichoidem w*?

10 ' 90 Arithmetische Schaltuge T d) Gebe Sie de ROM-Ihalt a der zur Implemetierug des Zustads 4 beötigt wird eg Rude Zustad Ausgag Folgerude Folgezust Zust 4 O OA 00 Xoy 0 0 Xo TO 4 o a 00 C yo 0 0 era y 0 / 0 our ay oo \ 00 z