12 Der bipolare Transistor als Schalter

Transkript

1 Der bipolare Transisor als Schaler 2 Der bipolare Transisor als Schaler 2. Der ideale Schaler (zum Vergleich) bbildung 2-: Der ideale Schaler ; 2 U ; U 2 Genorme ezeichnungen: ndex : N-Zusand ndex 2: US-Zusand Schaler geschlossen Schaler geöffne z.. U, z.. U 2, 2 Kennlinie des idealen Schalers Die Kennlinie des idealen Schalers fäll mi den Koordinaenachsen zusammen bbildung 2-2 Kennlinie des idealen Schalers U = 0 (Schaler geschlossen) U rbeispunke des idealen Schalers 2 = 0 (Schaler offen) Der ideale Schaler läss nur zwei diskree rbeispunke zu. Der Umschalvorgang (enlang einer rbeisgeraden) erfolg in unendlich kurzer Zei, da Zwischenzusände nich zulässig sind. = US R L bbildung 2-3 U rbeispunke des idealen Schalers U 2 = 76

2 Der bipolare Transisor als Schaler Der ideale Schaler läss eine Umkehr der Versorgungsspannung bzw. der zu schalenden Spannung zu. bbildung 2-4 Umkehr der Versorgungsspannung - U Dem idealen Schaler komm ein mechanischer Schaler in mancher Hinsich nahe. Tabelle 2-: Kenngrößen des idealen Schalers (Vergleich mi mechanischem Schaler) Merkmal idealer Schaler mechanischer Schaler R = R ein 0 Ω mω 2 R 2 = R aus > Ω 3 U µv ()... kv p... k 5 P Schal 0... µw... kw (MW) 6 P verl P seuer 0 0,... % P schal 8 an 0 ns (2)... ms (Prellen) 9 ab 0 ns... ms (Lichbogen) 0 delay 0 ms Schalspiele > Poenialrennung kv ewerung: - Der mechanische Schaler erreich bei keinem Merkmal die igenschafen des idealen Schalers, komm ihm aber nahe. - Wesenliche Schwachsellen des mechanischen Schalers liegen. in den dynamischen igenschafen. im Verschleiß. im Sörverhalen (MV) () (2) ei kleineren Spannungen is kein Unerschied mehr zwischen U und U 2 fessellbar. rreichbar mi uecksilber-benezen Konaken. 77

3 Der bipolare Transisor als Schaler 2.2 Die eriebszusände des Transisor-Schalers Um die Verhälnisse innerhalb des Transisors in den verschiedenen Schalzusänden und insbesondere die dynamischen Vorgänge beim Schalen (3) versehen zu können, is die Kennnis einiger Faken aus der Halbleier- und Transisorphysik unerlässlich. Hierzu sei auf die bschnie, 2 und 9 verwiesen. eispielhaf sollen im folgenden bschni nur einige Deails in rinnerung gerufen werden usgewähle Deails aus der Halbleier- und Transisorphysik * Für die Majoriäs- und Minoriäsrägerdiche im Halbleier gil 2 n 0 p 0 = n i (Massenwirkungsgesez) * Über der Raumladungszone eines pn-übergangs enseh die Diffusionsspannung U D U D n n U D T ln 2 ni k T = mi U T = 26mV bei T = 300 K e Zahlenbeispiel: Mi den Konzenraionen (N D ) = cm -3 (N ) = 0 7 cm -3 U D (N D ) = 0 5 cm -3 n i 0 0 cm -3 errechnen sich folgende Were der Diffusionsspannung an den pn-übergängen eines npn-transisors: = 26mV ln 996 mv U 78 mv 20 D = 26mV ln * Die Sperrschichweie eines pn-übergangs beräg: 32 WS 2 ε e + n n D ( U U ) = mi U a = äußere Spannung D a Zahlenbeispiel: Doierung wie oben; W S/ = 4 nm U a = 0 V W S/ = 969 nm * Die Sperrschich eines pn-übergangs besiz die Kapaziä S = ε WS Zahlenbeispiel: Sperrschichweie wie oben; Sperrschichfläche = 0, mm 2 S/ 90 pf S/ pf (3) lle rläuerungen werden im folgenden am eispiel des npn-transisors vorgenommen 78

4 Der bipolare Transisor als Schaler * n der Sperrschichkapaziä wird die Ladung Ws gespeicher Ws = S (U D - U a ) Zahlenbeispiel: Sperrschichkapaziä und Diffusionsspannung wie oben; U a = 0 V Ws/ s * Doierung beim bipolaren Transisor - mier sehr viel höher doier als die asis asiszone sehr dünn Ws/ 7,9 0-2 s hohe Sromversärkung - Kollekor niedrig doier hohe Sperrspannung U * Transisor-ffek: Nach nlegen einer Durchlassspannung an die -Srecke fließ - ein kleiner Majoriäsrägersrom (wegen niedrig doierer asis) von der asiszone in die mierzone, - ein großer Majoriäsrägersrom (wegen hoch doierem mier) von der mierzone in die asiszone. Dieser. erreich wegen der geringen asisweie zum größen Teil die -Sperrschich,. is an diesem pn-übergang von der r her ein Minoriäsrägersrom,. wird daher von der -Sperrspannung zum Kollekor abgesaug Prinzipielle nseuerungsvarianen bbildung 2-5 zeig eine ypische nordnung des Transisors als Schaler. Die Kollekor-miersrecke des Transisors is in Reihe geschale zum Kollekorwidersand R. Der Transisor schale den Srom durch den Widersand R ein bzw. aus. Der eingezeichnee Sufenschaler deue verschiedene Varianen der nseuerung des Transisors an. R + bbildung 2-5 nseuerungsvarianen D U n den Schalersellungen bis D wird der Transisor gesperr: - n Sellung lieg eine Sperrspannung an der asis-mier-srecke, - in Sellung is der asisanschluss offen, - in Sellung is die asis-mier-srecke kurzgeschlossen, - in Sellung D mi einem Widersand überbrück. n der Schalersellung wird die asis mi Srom gespeis, der Transisor is leiend

5 Der bipolare Transisor als Schaler Der gesperre Transisor s der Transisor gesperr, dann - fließ nur ein geringer Sperrsrom sperr über den Kollekor-asis-Übergang (Minoriäsrägersröme: Löchersrom von der Kollekor- zur asiszone, lekronensrom von der asis- zur Kollekorzone) - fäll am Kollekorwidersand keine Spannung ab UR 0 (wegen 0), - lieg die volle Versorgungsspannung am Transisor und zwar haupsächlich als Sperrspannung am Kollekor-asis-Übergang U U =, Fallunerscheidung * Fall : = 0 (mier offen oder -Srecke in Sperrpolung) - sperr kann nich zum mier abfließen. - sperr fließ voll über den asisanschluss ab. 2/ = sperr = 0 0 is der kleinse mögliche Kollekorsrom Zahlenbeispiel: Transisor 07; = 0 V; ϑ = 25 0 = 0 n r 2/ = r aus/ = / 0 = 0V / 0-8 = GΩ * Fall : = 0 (z.. asisanschluss offen) - sperr kann nur über den asis-mier-übergang abfließen. - sperr is am asis-mier-übergang von der r her ein Majoriäsrägersrom. - Dami sperr fließen kann, wird die Poenialbarriere U D ewas abgebau; es sell sich von selbs ein ensprechendes U > 0 ein - ei U > 0 fließen Majoriäsräger in beiden Richungen über den asis-mier- Übergang; - Wegen N D/ >> N / lös der vom Kollekor herkommende geringe Löchersrom einen wesenlich größeren lekronensrom vom mier in die asiszone aus; dieser lekronensrom wird zum Kollekor abgesaug (Transisoreffek) s gil: 2/ = 0 0 Zahlenbeispiel: 0 = 0 n = 70 0 =,7 µ r 2/ = r aus/ = / 0 6 MΩ 80

6 Der bipolare Transisor als Schaler * Fall : U = 0 (-Srecke kurzgeschlossen) - Verhälnisse liegen zwischen Fall und Fall (näher an Fall ) - s sell sich ein Ressrom 2/ = K = S zwischen 0 und 0 ein s gil: 0 < K = S << 0 U < 0 U = 0 U > 0 * Fall D: asis über Widersand mi mier verbunden - Verhälnisse liegen zwischen Fall und Fall - s sell sich ein Ressrom 2/D = R zwischen K und 0 ein s gil: K < R < Der leiende Transisor (ungesäig, U > 0) Physikalische Vorgänge in der asiszone - s fließ ein Kollekorsrom = + (+) 0 - Zwischen mier-asis-sperrschich und asis-kollekor-sperrschich (d.h. innerhalb der asiszone) beseh kein Poenialgefälle ( kein elekrisches Feld) dϕ 0 dx - Der Ladungsrägersrom durch die asiszone erfolg also nich als Feldsrom sondern ausschließlich wegen eines Gefälles dn/dx der Ladungsrägerkonzenraion. Für die Ladungsrägerkonzenraion am emier- bzw. am kollekorseiigen nde der asiszone gil: U n (0) = n e T und n W n e p p0 U U U p ( )= T p 0 0 Legende: n p0 = Minoriäsrägerdiche in der asis im sromlosen Zusand U >> U T ; U > 0 U < 0 Merke: m ungesäigen leienden Zusand des Transisors beräg die Minoriäsrägerdiche am kollekorseiigen nde der asiszone n p ( ) 0. W lle ankommenden Minoriäsräger werden von U zum Kollekor abgesaug. - s gil dn (x) ~ p dx und (x) = kons. (mi n p = Konzenraion der lekronen (Minoriäsräger) in der p-doieren asis) 8

7 Der bipolare Transisor als Schaler dn p Daraus folg = kons. dx s ergib sich ein linearer Konzenraionsabfall der lekronen in der asis, man sprich vom Diffusionsdreieck: n p (x) bbildung 2-6 Diffusionsdreieck mier asis Kollekor RZ RZ Ladungsräger-Laufzei durch die asiszone Die Ladungsrägerlaufzei läss sich durch verschiedene nsäze für den Kollekorsrom und die in der asiszone gespeichere Ladung ermieln. us dem Diffusionsdreieck is ersichlich, dass in der asis eine besimme Ladungsmenge gespeicher is. Diese Ladung is bedeusam für das dynamische Verhalen des Transisors. erechnung der asisladung 0 W x * nsaz (a) = Ladungsrägerzahl x lemenarladung bbildung 2-7 asisladung n p W = e n 0 p W (x) dv = e n 0 p 0 W (x) dx = e W n p (0) n n p (0) e W = () 2 2 p (W ) * nsaz (b) e dn ~ dx Dn n p (0) e W = (2) k T Proporionaliäskonsane: Dn = UT µ n = µ n Diffusionskoeffizien e z.. Dn = 35 cm 2 /s für Si bei 300K und N D 0 6 cm -3 82

8 Der bipolare Transisor als Schaler us den Gleichungen () und (2) ergib sich: * nsaz (c ) 2 W = (3) 2 D bbildung 2-8 erechnung der Ladungsräger-Laufzei n Srom durch Fläche = Ladung die pro Zeieinhei durch fließ = Wähl man für die Zei, in der ein Ladungsräger vom emierseiigen zum kollekorseiigen nde der asiszone diffundier is (d.h. = τ = Trägerlaufzei durch die asiszone), dann is in dieser Zeispanne gerade die in der asis gespeichere Ladung = durch die Fläche hindurchgeflossen. s gil dann = τ = τ (4) erechnung der Ladungsräger-Laufzei durch die asis us (3) und (4) ergib sich: τ 2 n W = (5) 2 D Zahlenbeispiel: m (a) W = 5 µm τ = = 3,57 ns m s 0 m (b) W = µm τ = = 0,4 ns m s Die Ladungsrägerlaufzei τ häng mi der Transifrequenz f T (siehe bschni.2.5) des Transisors zusammen (f T kann meis aus dem Daenbla ennommen werden). f T 2 π [τ UT + ( eb + cb )] ei größeren Srömen verlieren die Sperrschichkapaziäen an edeuung, so dass dann näherungsweise gil: τ 2 π f T 2 2 W 83

9 Der bipolare Transisor als Schaler Der leiende Transisor (gesäig) s gil U = - R Seiger man also den Srom bei konsanem Kollekorwidersand und konsaner Versorgungsspannung, so sink die Kollekor-mier-Spannung erieb an der Säigungsgrenze s U bis auf die Größe von U abgesunken, so wird U = 0. Die eschleunigungsspannung für Minoriäsräger an der Kollekor-asis-Sperrschich is gleich 0. Die Minoriäsrägerdiche am kollekorseiigen nde der asiszone kann nich mehr auf 0 gehalen werden: U U 0 p p0 p0 p0 n ( W )= n e T = n e = n >> 0 s können keine zusäzlichen Minoriäsräger abgesaug werden. Das Konzenraionsgefälle der Minoriäsräger in der asiszone ha seinen höchsen Wer erreich (Größe mögliche Seigung der Hypoenuse im Diffusionsdreieck). Der Transisor arbeie an der Säigungsgrenze. bbildung 2-9 Diffusionsdreieck bei erieb an der Säigungsgrenze < 0 ungesäiger erieb n p (x) dn ~ 0 dx max erieb an der Säigungsgrenze 0 W x Der Kollekorsrom kann nich mehr weier erhöh werden. (4) n der Säigungsgrenze gelen folgende eziehungen und ezeichnungen (ndex 0 für erieb an der Säigungsgrenze): = 0 = 0 0 = 0 0 mi 0 (4) m anschließenden ereich der Säigung is nur noch eine geringfügige weiere Seigerung möglich. 84

10 Der bipolare Transisor als Schaler Transisor überseuer rhäl der Transisor einen größeren asissrom als für den erieb an der Säigungsgrenze erforderlich ( > 0 ), so wird er überseuer; der Transisor arbeie in der Säigung. Der Überseuerungsfakor ü is ein Maß für den Grad der Überseuerung: ü = 0 ndex 0 für erieb an der Säigungsgrenze ndex für erieb in der Säigung (Schalzusand N) Für den erieb in der Säigung ( > 0 ) gil: - erhöhe Ladungsrägerinjekion aus dem mier in die asis - zusäzliche Ladungsräger können nich zum Kollekor abgesaug werden, der Kollekorsrom kann nich weier geseiger werden 0 - asiszone wird überladen - überschüssige Ladungen müssen über den asisanschluss abgeführ werden - die Sromversärkung sink rapide = 0 ü ü 0 = ü 0 0 = ü Ladungsrägerkonzenraion in der asis beim erieb in der Säigung Da überschüssige Minoriäsräger nich zum Kollekor abgesaug werden, führ die erhöhe Ladungsrägerinjekion aus der mierzone in der gesamen asiszone zu einer gleichmäßigen rhöhung der Minoriäsrägerkonzenraion. Wegen 0 ensprich das Konzenraionsgefälle jenem an der Säigungsgrenze. 0 n p (x) bbildung 2-0 Ladungsrägerkonzenraion in der asis beim überseueren Transisor 0 ; 0 RZ S > 0 0 RZ Der erhöhen Ladungsrägerkonzenraion in der asis ensprich die Überschussladung bzw. Speicherladung S. 0 W x 85

11 Der bipolare Transisor als Schaler Säigungsspannung U sa Die Überladung der asiszone führ zu einem bbau der Poenialschwelle (gebilde durch die Diffusionsspannung U D/ ) am Kollekor-asis-Übergang Die Kollekor-asis-Diode geh (scheinbar) in Durchlasspolung über U < 0 U = U sa < U m überseueren Zusand is die Kollekor-mierspannung am Transisor kleiner als die asis-mierspannung. Zahlenbeispiel: = 0, U sa = 0, V r = r ein = U sa / = Ω Der Transisor ha einen kleinen aber endlichen N-Widersand. Grenzfall: für ü >> wird U sa (r + r ) (r ; r : ahnwidersände) Kennlinien-rbeisbereiche des Transisors als Schaler Der Transisor kann auch als Schaler nur dor rbeispunke einnehmen, wo Kennlinien des Transisors verlaufen. Darüber hinaus dürfen besimme Grenzwere von Srom, Spannung und Verlusleisung nich überschrien werden. Dami ergeben sich ganz besimme mögliche bzw. zulässige rbeisbereiche im Kennlinienfeld. bbildung 2- rbeisbereiche des Transisors max 6 Säigungsbereich 2 Sperrbereich 3 normal akiver ereich 4 ereich verboener D-Leisung 5 Durchbruchbereich 6 ereich verboener Kollekorsröme 7 nich erreichbare ereiche Für den Schalberieb werden rbeispunke im Säigungs- bzw. Sperrbereich des usgangskennlinienfeldes gewähl U R U 86

12 Der bipolare Transisor als Schaler bbildung 2-2 Transisor-rbeispunke im Schalberieb 0 U =0 S 0 (Säigungs- und insbesondere Sperrbereich sark vergrößer dargesell) 0 =0 U =0 =0 2 U us bbildung 2- und bbildung 2-2 läss sich ennehmen: - Die Koordinaenachsen U = 0 und = 0 sind durch den Transisor nich erreichbar. - Sehr große Spannungen und Sröme dürfen mi dem Transisor nich geschale werden. - Der Transisor is demzufolge kein idealer Schaler. 2.3 Das dynamische Verhalen 2.3. inschalvorgang eim inschalen eines Transisors (durch inschalen des asissromes ) versreich kurze Zei, bis der Transisor am usgang ( ) durchgeschale is. bbildung 2-3 inschalverhalen des Transisors 2 d = delay ime (Verzögerungszei) r = rise ime (nsiegszei) 0,9 0, d r erechnung der Verzögerungszei d Für die erechnung wird vorausgesez, dass vor dem inschalaugenblick eine Sperrspannung U 2 an der asis-miersrecke des Transisors anlieg. nsaz: Verzögerungszei = Zei zum nladen/umladen von eb und cb bis u = 0 ( d ) + Zei für Sromansieg bis auf 0% von ( d2 ) d = d + d2 87

13 Der bipolare Transisor als Schaler * erechnung von d : Die erechnung erfolg anhand der rsazschalung nach bbildung 2-4. bbildung 2-4 rsazschalbild zur erechnung von d R Legende: U 2 = Sperrspannung vor inschalen (U 2 < 0) U = Signalspannung zum inschalen U cb u U 2 R be 88 Da die Sperrschichkapaziäen be und cb spannungsabhängig sind, erfolg die erechnung nur näherungsweise und uner vereinfachenden nnahmen. Grundsäzlich is die asis-mier-sperrschichkapaziä be deulich größer als die Kollekor-asis-Sperrschichkapaziä cb (kleinere Sperrschichweie des asis- mier-übergangs wegen hoher mierdoierung und wegen u << u ). n erser Näherung können cb und R daher vernachlässig werden. Für u (0) = U 2, u ( ) = U und u ( d ) = 0 ergib sich dann: d = R be ine genauere Lösung laue: d = [R be U U ln U + (R 2 + R ) cb U U ] ln U * erechnung von d2 : d2 is die Zei für den Sromansieg von 0 auf 0% von. Der Sromansieg erforder Zei, da sich die für den Sromfluss erforderliche Minoriäsrägerdiche in der asiszone ers aufbauen muss: bbildung 2-5: ufbau der Ladungsrägerkonzenraion in der asiszone x 0 W Für die erechnung der Zei d2 wird ein exponenieller nsieg mi einer Zeikonsane τ angenommen. Solange der Transisor noch nich in der Säigung arbeie, is die normale Sromversärkung wirksam. Der Kollekorsrom seig in Richung auf einen heoreischen ndwer /h =. n p 2

14 Der bipolare Transisor als Schaler Sobald der Säigungssrom erreich is, ri Srombegrenzung durch die äußere Schalung auf; der Sromansieg ende. bbildung 2-6 Theoreischer nsaz zur erechnung von d2 und f i 0,9 erieb in der Säigung heoreischer Sromansieg ohne Säigung nach (n der Zeichnung is ein Überseuerungsfakor ü = 2 berücksichig) 0, r nsaz: τ i () = x e + us i (0) = x + y = 0 und i ( ) = y = (heoreischer ndwer ohne Säigung) folg x = - y = - sowie i () = ( e ) d2 y τ Mi = d2 und ergib sich daraus Für τ gil i () = 0, 0, = ü d 2 = τ ü ln ü 0, τ = (τ + R cb ) τ (Fakor, weil Seuerung über die asis) Zahlenbeispiel: τ = 0,2 ns = 00 τ = 20 ns (a) ü = ns ln 4,9 d = (b) ü = 2 20ns ln 0,9 d = * Gesamverzögerungszei d = d + d2 0,4ns 2,ns d = [R be + (R + R ) cb U U ] ln U 2 + τ ü ln ü 0, 89

15 Der bipolare Transisor als Schaler erechnung der nsiegszei r Für die erechnung des Sromansieges wird die folgende, oben abgeleiee Gleichung verwende. i () = ( e τ s wird davon ausgegangen, dass bei 90% von die Säigung des Transisors noch nich erreich is. Mi r = 90% - 0% ) ergib sich r τ ü 0, ln ü 0,9 Zahlenbeispiel: τ = 0,2 ns = 00 (a) ü = 5 r = 3,6 ns (b) ü = r = 43,9 ns erechnung der inschalzei on on = d + r Der usschalvorgang rhäl der Transisor über die asis den efehl zum usschalen, so folg der Kollekorsrom diesem efehl nur verzöger. n p bbildung 2-7 Minoriäsrägerkonzenraion in der asiszone des gesäigen Transisors vor dem usschalen RZ S RZ 0 W x - Zunächs muss die Speicherladung S in der asiszone abgebau werden. n dieser Zei fließ der volle Kollekorsrom weier (Speicherzei). - nschließend muss die asisladung abfließen. rs in dieser Phase sink der Kollekorsrom (bfallzei). - Solange die Minoriäsrägerkonzenraion am emierseiigen nde der asiszone sark erhöh is, sperr der asis-mier-übergang nich. 90

16 Der bipolare Transisor als Schaler bbildung 2-8 usschalverhalen des Transisors 2M 2 2M = mpliude des Rücksromes s = sorage ime (Speicherzei) f = fall ime (bfallzei) 0,9 s f 0, - eim Umpolen der Seuerspannung bleib zunächs eine posiive asis-mierspannung besehen und es fließ ein hoher Rücksrom über die asis-mier-diode. Durch diesen Rücksrom wird der bbau der Minoriäsrägerdiche in der asis beschleunig. - Die Höhe des Rücksromes wird von der äußeren eschalung der Transisorsbasis besimm. erechnung der Speicherzei nsaz: Speicherzei = Zei bis zum bbau der Speicherladung in der asis ( S ) + Zei für Sromabfall von 00% auf 90% ( S2 ) S = S + S2 * erechnung von s (bbau der Speicherladung) nnahme : nnahme 2: bbildung 2-9 Speicherladung usmaß der Überseuerung S = τ ( - 0 ) (τ = Proporionaliäskonsane) xponenieller bbau der Speicherladung in Richung auf den heoreischen ndwer τ ( 2M 0 ) bbau der Speicherladung q S S = τ ( 0 ) 0 S heoreischer bbau der Speicherladung in Richung auf τ ( 2M 0 ) Tasächlich ende der bbau der Speicherladung beim Wer q S ( S ) = 0. ine negaive Speicherladung ri nich auf. 9

17 Der bipolare Transisor als Schaler nsaz: τ q s s () = x e + y Mi q S (0) = S = τ ( - 0 ) und q S ( ) = τ ( 2M - 0 ) (heoreischer ndwer der e-funkion) τ qs 2M 2M 0 ergib sich () = τ [( ) e s + ( )] Mi q S ( S ) = 0 wird S = τ S ln 0 2M 2M n nalogie zu dem Überseuerungsfakor definier: a = 2M 0 ü = wird ein usräumfakor a 0 Dami wird S = τ S a ln a + + ü Die Speicherzeikonsane τ S kann häufig dem Daenbla ennommen werden. Zahlenbeispiel: (a) a = x ü = τ S = 00 ns (keine Überseuerung) S = 00ns ln = 0 (keine Speicherzei) (b) a = 0 (kein usräumsrom) ü = 5 (c) a = ü = 5 (d) a = 5 ü = 5 (e) a = 20 ü = 5 S = 00ns ln5 = 60ns S = 00ns ln3 = 0ns S = 00ns ln(0/6) = 5ns S = 00ns ln(25/2) = 7,4ns 92

18 Der bipolare Transisor als Schaler * erechnung von S2 usgangssiuaion: S is bereis abgebau. Der Transisor is an der Säigungsgrenze. n der asiszone befinde sich noch die Ladung. Diese muss nun abgebau werden. nnahme: Die bnahme des Kollekorsromes (bbau der asisladung ) erfolg nach einer e-funkion. Die bnahme des Kollekorsromes wird maßgeblich durch die Größe des rückwärs gericheen asissromes 2M besimm. Der exponenielle Verlauf der Sromabnahme ende daher heoreisch bei dem Wer 2M. Tasächlich wird aber nur der Wer = 0 erreich. Danach verschwinde auch der Srom 2M. Negaive Kollekorsröme sind nich möglich. bbildung 2-20 bnahme des Kollekorsromes i 0 = 0 0,9 0 0, 0 = 0 S2 f heoreischer bbau des Kollekorsromes in Richung auf 2M nsaz: Mi und wird Mi wird i () = x e τ + i (0) = x + y = 0 = 0 i ( ) = y = 2M 0 2M y τ i () = ( ) e i ( S2 ) = 0,9 0,9 0 S2 = τ 0 ln 0,9 0 2M 2M 2M bzw. S2 a + = τ ln (mi τ = τ ) a + 0,9 Zahlenbeispiel: τ = 20 ns (a) a = 0 S2 = 2, ns (b) a = S2 = ns (c) a = 5 S2 = 0,34 ns (d) a = 20 S2 = 0, ns 93

19 Der bipolare Transisor als Schaler * Gesam-Speicherzei S = S + S2 S = τ S a ln a + + ü + τ a + ln a + 0,9 erechnung der bfallzei f Zur erechnung dien die im Zusammenhang mi S2 abgeleiee Gleichung für den Verlauf des Kollekorsromes. Der bfall von 90% auf 0% von erfolg in der Zei a + 0,9 f = τ ln a + 0, Zahlenbeispiel: τ = 20 ns (a) a = 0 f = 43,9 ns (b) a = f = 0,9 ns (c) a = 5 f = 2,9 ns (d) a = 20 f = 0,8 ns Graphische Darsellung der rgebnisse der Zahlenbeispiele U bbildung 2-2 usschalvorgang für unerschiedliche Überseuerungs- und usräumfakoren U 2 /ns ü = 5 a = /ns ü = a= /ns 94

20 Der bipolare Transisor als Schaler 2.4 Maßnahmen zur Verbesserung des Schalverhalens Saische igenschafen 2 verkleinern (Ressrom) Maßnahmen a) Si-Transisoren b) Kühlung c) niederohmiger -bschluss 2 = R Schalung d) Sperrspannung an -Srecke 2 = 0 Schalung - U sa verkleinern a) Spezialransisoren b) ü >> c) Überdimensionierung [U sa = (r +r )] (große Transisoren haben kleine r und r ) 95

21 Der bipolare Transisor als Schaler Dynamische igenschafen Maßnahmen on verkleinern a) ü >> saisch b) ü >> dynamisch Schalung c) kleine Schalspannung ( klein) off verkleinern a) saische Überseuerung klein - ü wenig über (in Verbindung mi Schalung ) - Schoky-Diode über -Srecke. niedrige Durchlassspannung. sehr kurze Schalzei Schalung D (Schoky-Diode begrenz Transisorsäigung) - ersazweise normale Dioden einsezen Schalung b) ungesäiger erieb (z.. L) Schalung F U u ou u in U ref c) usräumen der asis mi -Rückwärsberieb (Schalung oder Schalung ) d) kleine Schalspannung ( klein) -U 96

22 Der bipolare Transisor als Schaler 2.5 Schalverlusleisung m Schalransisor ri Verlusleisung auf - während der saischen eriebszusände sowie - in den Schalphasen. Für die folgenden erechnungen wird ein erieb mi ohmscher Las zugrunde geleg. U U bbildung 2-22 in- und usgangssignale beim Schalen einer ohmschen Las U 2 U 2 2 m Transisor wird an der asis- miersrecke sowie an der Kollekor-miersrecke während der saischen Schalzusände sowie während der dynamischen Umschalvorgänge Wärmeenergie freigesez. U 2 U 2 U 2M U 2 2 U n der asis-mier-srecke wird Wärme im wesenlichen nur während des saischen N-Zusandes erzeug. Die nergiefreisezung in der Sperrphase und während der Umschalvorgänge kann vernachlässig werden. U 2 U 2 d r U s f 2 U 2 n der Kollekor-mier-Srecke wird Wärme freigesez während des saischen N- Zusandes sowie während der Umschalvorgänge. Die Wärmeerzeugung in der saischen US-Phase is vernachlässigbar. Die gesame Verlusleisung des Schalransisors errechne sich dami nach folgender Gleichung r f P Vges [ U + U ( d r + s ) + i u d+ i u d] T 0 0 Näher man die nsiegs- und bfallflanken von und U wie in bbildung 2-22 durch Geradensücke an, so lassen sich die negrale lösen und es ergib sich die Gesamverlusleisung PVges { U + U ( d r + s ) + [ U2 ( r + T 6 f )]} 97

23 Der bipolare Transisor als Schaler Saische und dynamische neile der Verlusleisung eines Schalransisors. Zahlenbeispiel: * Gegebene Daen: U = V U = 0,5 V U 2 = 60 V d = s = 0,5 µs = 0, = f = r = µs = 2 = T/2 * erechnungen: rmilung der oberen Grenze der Schalfrequenz: (Maximal mögliche Frequenz mi voller usseuerung des usgangssignals. s reen nur noch Schalflanken, keine saischen Zusände mehr auf) fmax = on + off = = 333kHz (d + r ) + (s + f ) 3µ s Saische Verlusleisung ( >> on ; 2 >> off ) -Srecke: P s/ = U /T = 0,05 W -Srecke: P s/ = U /T = 0,25 W Saische Gesamverlusleisung: P s/ges = P s/ + P s/ = 0,3 W Dynamische Verlusleisung der -Srecke Pdyn / = [ U ( r + f )] T 6 2 f = 0 4 Hz T = 00 µs Pdyn / = [ 60V 2µ s] = 0,2W 00µ s 6 f = 0 5 Hz T = 0 µs Pdyn / = [ 60V 2µ s] = 2W 0µ s 6 (saische Verluse auf 0,2W abgesunken) f = 333 khz T = 3 µs P / = [ 60V 2µ s] 3µ s 6 dyn = 6,67W (bei 333 khz keine saischen Verluse mehr) Der frequenzabhängige Verlauf der Verlusleisung is in bbildung 2-23 dargesell P V /W ereich überwiegend dynamischer Verluse bbildung 2-23 Frequenzabhängige Verlusleisung eines Schalransisors 6 4 6,7 2, ,3 0, f max f /Hz 98

24 Der bipolare Transisor als Schaler 2.6 Transisorschaler bei ohmscher, kapaziiver und indukiver Las 2.6. Ohmsche Las bbildung 2-24 Der Schalransisor mi ohmscher Las Schalung Zeilicher Verlauf von rbeispunke und Schalübergänge Srömen und Spannungen im usgangskennlinienfeld R L max D U D D D U R U Die rbeispunke liegen im erlauben ereich. Der Übergang zwischen den rbeispunken ( bzw. D) finde enlang der Widersandsgeraden des Laswidersandes sa. Die Schalzeien sind kurz und werden von den dynamischen igenschafen des Transisors und der nseuerungsar besimm. Der ereich verboener D-Leisung (P > P o ) darf beim Umschalen durchlaufen werden (Vorsich: ei höheren Frequenzen kann P o durch dynamische Verluse überschrien werden) Ohmisch-indukive Las (Siehe hierzu bbildung 2-25) Die rbeispunke liegen im erlauben ereich. eim inschalen brich die Spannung U sofor zusammen, der Srom seig allmählich an (Übergang ). eim usschalen ohne Schuzmaßnahmen (Schalung ) erzeug die ndukiviä eine hohe Gegenspannung. Dadurch seig U bis zur Durchbruchspannung an ( D), der Srom nimm roz abgeseuerem Transisor nur langsam ab (D D2). rs wenn der Srom auf 0 abgesunken is, geh U auf zurück (D2 ). ei dem erieb im Durchbruch (D D2) droh die hermische Zersörung des Transisors durch den 2. Durchbruch. 99

25 Der bipolare Transisor als Schaler Zum Schuz des Transisors gegen die hohe ndukionsspannung kann eine Diode parallel zur indukiven Las eingebau werden (Schalung ). Dami wird die Gegenspannung auf die Durchlassspannung der Diode begrenz. Der bschalvorgang wird sark verzöger. ine ausreichende egrenzung der Spannung U bei geringer Verzögerung des bschalvorganges wird durch eine zusäzliche Z-Diode erreich (Schalung ). bbildung 2-25 Transisorschaler mi ohmisch-indukiver Las Schalung Zeilicher Verlauf von rbeispunke und Schalübergänge Srömen und Spannungen im usgangskennlinienfeld L D max R L /D D2 D U D D2 R L D2 U R U L R L D /D3 D4 max D3 U D3/D4 D5 R L D4/D5 / U R U L R L D /D6 D7 max D6 U D6/D7 D8 R L D7/D8 U R U 200

26 Der bipolare Transisor als Schaler Ohmisch-kapaziive Las (Siehe hierzu bbildung 2-26) ine kapaziive Las (Schalung ) sell beim inschalen des Transisors anfänglich einen Kurzschluss dar. Der Srom spring in bhängigkei vom angeboenen asissrom auf den Wer = ( ). Die Spannung U sink nur langsam in dem Maße, wie sich der Laskondensaor aufläd ( 2). rs wenn U bis auf die Säigungsspannung U sa abgesunken is, geh der Srom auf den saischen Wer zurück (2 ). eim usschalen brich der Srom sofor zusammen, die Spannung U seig ers allmählich an ( D ). Lieg der ereich - 2 beim inschalen im ereich verboener D-Leisung (P V > P o ), so droh die hermische Zersörung des Transisors. bbildung 2-26: Transisorschaler mi kapaziiver Las Schalung Zeilicher Verlauf von rbeispunke und Schalübergänge Srömen und Spannungen im usgangskennlinienfeld D max 2 R L 2 D U / R L 2 /D D U R U D max 3 R L R S 3 D U 3 D R L D R L R S U R U 20

27 Der bipolare Transisor als Schaler Zum Schuz des Transisors gegen den hohen inschalsrom schale man einen Widersand R S in Reihe zu der Laskapaziä (Schalung ). Der Transisor schale dann sofor vollsändig bis in die Säigung durch ( 3). U fäll sofor auf U sa. ei geeigneer Wahl des Widersandes R S bleib im zulässigen Werebereich ( < max ). Mi der Zeikonsane R S sink anschließend auf den saischen Wer (3 ). Der Widersand R S beeinfluss den usschalvorgang in unkriischer Weise ( D ). 2.7 Transisor in digialen Grundschalungen bbildung 2-27 nverer bbildung 2-28 NOR-Gaer (RTL = Widersands-Transisor-Logik) 2 ODR NOT bbildung 2-29 NND-Gaer (RTL = Widersands-Transisor-Logik) 2 0kΩ 0kΩ 8,2kΩ - UND NOT bbildung 2-30 NOR-Gaer (DTL = Dioden-Transisor-Logik) ODR NOT

28 Der bipolare Transisor als Schaler bbildung 2-3 ODR-Gaer 2 ODR NOT NOT bbildung 2-32 NND-Gaer 2 UND NOT bbildung 2-33 UND-Gaer 2 UND NOT NOT bbildung 2-34 UND-Gaer (TTL-Transisor-Transisor-Logik) 2 UND NOT NOT 203

29 Der bipolare Transisor als Schaler bbildung 2-35 Schmi-Trigger (Schwellwerschaler mi Hyserese) Schalung Mikopplungs- Widersand NOT NOT Zeidiagramme bbildung 2-36 Flip-Flop (bisabiler Mulivibraor) Legende: S = Sezeingang R = Rücksezeingang = usgang = inverierer usgang S R bbildung 2-37 sabiler Mulivibraor (Recheckgeneraor ) R R 2 U T 2 0,7 R 0,7 R 2 2 T 0,7 (R + R 2 2 ) 204

30 Der bipolare Transisor als Schaler bbildung 2-38 Monosabiler Mulivibraor ( Mono-Flop )( one-sho ) R T T T 0,7 R 2.8 Übungsaufgaben zum Transisor als Schaler ufgabe 2-: erechnung einer Speicherzei Das Daenbla des pnp-transisors 2N4033 enhäl u.a. folgende Kenndaen: Dynamische Kenndaen (T U = 25 ) Schalzeien: (-V = 30V, - = 500 m, - = 2 = 50 m) Speicherzei bfallzei s < 350 ns f < 50 ns ingangsimpuls Sromversärkung = f( ) (U = -5 V, T U = 25 ) usgangsimpuls 0,9 0 0, d r s f /m Mi welcher (maximalen) Speicherzei muss gerechne werden, wenn der Transisor von - = und - = 50 m mi 2 = 00 m ausgeschale wird? 205

31 Der bipolare Transisor als Schaler ufgabe 2-2: Transisor mi kapaziiver Las R 39 kω S 0 R P kω 24 V 2000 µf Gnd /m Z R P P o 0,6 0,5 0,4 0,3 /m 0,2 0, U /V Mi dem Schalers S kann der Transisor eingeschale werden. (a) Wie groß is der asissrom in Schalersellung (mi U = 0,6 V) (b) Zeichne in das usgangskennlinienfeld möglichs genau ein, auf welchem Weg der Übergang von dem saischen nfangspunk in den saischen ndzusand Z beim inschalen und von Z nach beim usschalen safinde. (c) Markiere spezielle Punke (z.. cken) enlang dieses Weges und bezeichne sie z.. mi den uchsaben, usw.. Welche Übergänge, usw. erfolgen sehr schnell, welche langsam? (d) Wie groß is der maximal aufreende Kollekorsrom des Transisors? ufgabe 2-3: llgemeine Fragen zum Schalransisor (a) Was is die Säigungsgrenze? (b) Was verseh man uner dem Überseuerungsfakor? (c) Was verseh man uner dem usräumfakor? (d) Wann und warum ri eine Speicherzei auf? (e) Wie kann man die Speicherzei reduzieren oder verhindern? (f) Wie kann man die inschalzei und die usschalzei minimieren? (g) Wie schüz man den Schalransisor vor Überspannungen beim Schalen einer indukiven Las? (h) Wie schüz man einen Schalransisor vor zu höhen Srömen beim Schalen einer kapaziiven Las? (i) Wovon häng die Ladungsrägerlaufzei durch die asiszone eines Transisors ab? 206