2 DARSTELLUNG VON INFORMATION...

Transkript

1 1 VORBEMERKUNGEN BEISPIELLITERATUR EINORDNUNG RECHNERENTWURFSEBENE Darstellung durch enen Graphen Darstellung durch en Blockdagramm DARSTELLUNG VON INFORMATION INFORMATION DARSTELLUNG VON TEXT IN RECHNERN ZAHLENDARSTELLUNG Zahlensysteme Konverterung: sukzessve Dvson mt Rest: natürlche Zahl echt gebrochene Zahl q < belebg gebrochene Zahl Sukzessve Multplkaton mt Addton Konverterung von 2er Potenzen: Darstellung von Zahlen m Rechner Ganze Zahlen Komplement: Komplement: Berechsüberschretungen Komplement Komplement Ratonale Zahlen Festpunktdarstellung Gletpunkt-Darstellung (floatng pont) IEEE-Format GATTER-EBENE BOOLE SCHE ALGEBRA SCHALTFUNKTIONEN Darstellung von Schaltfunktonen Darstellung durch Wahrhetstabelle Darstellung durch Boole'sche Ausdrücke Darstellung durch Mnterme Darstellung durch Maxterme Repräsentaton ener Schaltfunkton mt KV-Dagramm SCHALTNETZE MINIMIERUNG Verfahren von Qune-McCluskey SCHALTWERKE REGISTER-TRANSFER-EBENE REGISTER-TRANSFER-EBENE: KOMPONENTEN Wortgatter Multplexer Dekoderer Demultplexer Koderer Felderlogk Arthmetsche Elemente Integer-Adderer/Subtraherer Paralleladderern für Addton und Subtrakton m 2-Komplement Komparatoren Regster Busse DESIGN-METHODE AUF REGISTER-(TRANSFER)-LEVEL PROZESSOR LEVEL...51 Dokument enthält 69 Seten

2 5.1 KONZEPT DES URA: (DARSTELLUNG NACH W. HÄNDLER) DESIGN-TECHNIK BEWERTUNG VON RECHENANLAGEN Lestung und Speedup Hardwaremaße und Parameter Laufzetmessung bestehender Programme Messungen des Betrebs bestehender Anlagen Modelltheoretsche Verfahren Zuverlässgket enes Systems RECHNERARCHITEKTUR Defnton der Rechnerarchtektur Gestaltungsgrundsätze Konsstenz: Orthogonaltät: Symmetre: Angemessenhet: Transparenz: Vrtualtät: Kompatbltät: All-Anwendbarket Dynamsche Erweterbarket (open-endedness) Entelung von Rechenanlagen BEFEHLSARCHITEKTUREN CHARAKTERISTISCHE MERKMALE Befehlsformat Adreßmod mmedate ndrekt absolut relatv Anzahl der explzten Adressen m Befehl (Specher und Regster) Anzahl der explzt angegebenen Specherzugrffe Befehlsklassen INDEX...67 Sete 2

3 1 Vorbemerkungen 1.1 Bespellteratur John P. Hayes: "Computer Archtecture and Organzaton". Mc Graw-Hll 1988 John L. Hennesy and Davd A. Patterson: "Computer Archtecture. A Quanttatve Approach". Morgan Kaufmann 1993 John L. Hennessy and Davd A. Patterson: "Computer Organzaton & Desgn. The Hardware/Software Interface". Morgan Kaufmann 1994 W. Schffmann und R. Schmtz: "Technsche Informatk 1 und 2". Sprnger Lehrbuch 1992 Manfred Broy: "Informatk. Grundlegende Enführung Tel II". Sprnger Lehrbuch Enordnung Informatk = Informaton + Automatk Ingeneurwssenschaft mmatereller Werkstoff: Informaton Wssenschaft von der Verarbetung von Informaton durch Computer Erforschung des Aufbaus und der Funkton solcher Anlagen Entwcklung von Verfahren zur Anwendung von Computern Glederung: Theoretsche Informatk Technsche Informatk Praktsche Informatk Angewandte Informatk Sete 3

4 1.3 Rechnerentwurfsebene Dgtale Datenverarbetung: r: N 1 N 2 a r se en zugehörger Algorthmus DVA (= Datenverarbetungsanlage) E := code E (N 1 ) A := code A (r(n 1 )) a := code (a r ) f(e, a) A Engabedaten Ausgabedaten Programm beschrebt de von der DVA durchgeführte Transformaton Problem: We muß DVA organsert sen, um f lesten zu können? DVA-System von verbundenen Komponenten Darstellung durch enen Graphen Knoten K (Datenverarbetende Komponenten) Kanten K K (jede Kante repräsentert enen Kanal zum Nachrchtenaustausch) Darstellung durch en Blockdagramm System bestmmt durch Struktur Verhalten Desgn - Problem: geg.: gewünschtes Verhalten Menge verfügbarer Komponenten ges.: Struktur, bestehend aus desen Komponenten mt gewünschtem Verhalten und mnmale Kosten Sete 4

5 Vorgehenswese: Zerlegung n klenere Telprobleme unabhängge Lösung der Telprobleme Desgn - Ebenen: Entelung A: Entelung B: Materal, physkalsche Effekte Bauelemente Grundschaltungen Gatter Ebene Schaltnetze Regster-Transfer-Ebene Schaltwerke Systemkomponenten Prozessorebene System Ebene Komponenten IC-Dchte Datenenhet Zetenheten Prozessor CPU, EAP LSI, VLSI Programme sec Specher I/O-Geräte Dateen Regster-Transfer Regster, MSI Worte sec Schaltnetze Schaltwerke Gatter logsche Gatter SSI Bts sec SSI (= Small Scale Integraton) MSI (=Medum Scale Integraton) LSI (=Large Scale Integraton) VLSI (=Very Large Scale Integraton) Sete 5

6 2 Darstellung von Informaton 2.1 Informaton Informaton: Grundbegrff der Informatk (Kenntns über Sachverhalte u. Vorgänge) Defnton nur durch andere, ebenfalls undefnerte Grundbegrffe möglch häufg enfach als Grundbegrff engeführt Nachrcht: dargestellte Informaton zum Zwecke der Übertragung abstrakte Informaton wrd auf konkrete Nachrcht abgebldet kene endeutge Zuordnung (Sprachen) zu ener Nachrcht muß ene Interpretatonsvorschrft exsteren, de vom Empfänger unabhängg st (Bsp.: Gleche Pressemeldung wrd von verschedenen Leuten verscheden nterpretert) Daten: dargestellte Informaton zum Zwecke der Verarbetung Bemerkung: häufg werden Informaton, Nachrcht und Daten synonym benutzt! Darstellung von Informaton: Daten und Nachrchten dgtal (durch Zechensysteme) z. B. bnärer Zechensatz analog (als kontnuerlche Funkton) Herarscher Zechensatz: - Bt Btkette - Byte Zechenkette... Sete 6

7 2.2 Darstellung von Text n Rechnern Alphanumersche Texte snd Folgen von Zechen a, b,..., z, A, B,..., Z, 0, 1,..., 9,, ;,... usw. De enzelnen Zechen werden codert. Heute snd 8 Bts = 1 Byte üblch. Häufg wrd ASCII-Code (=Amercan Standard Code for Informaton Interchange) benutzt. Deshalb snd de Wortlängen heutger Rechner Velfache von Bytes (8, 16, 32,...). Wort st her de Informatonsenhet, de en Rechner be der Verarbetung ntern benutzt. Dadurch verhütet man, daß Zechen auf mehrere Wörter vertelt werden oder be Text Bts verschwendet werden. 2.3 Zahlendarstellung Zahlensysteme Def.: En polyadsches Zahlensystem mt der Bass B N, B > 1 (B, b N 0 ), st de Darstellung jeder reellen Zahl a als Summe von gewchteten Potenzen von B (b heßen Zffern) a =± n = bb b {0,1,2,... B-1} Jede reelle Zahl läßt sch derart darstellen. Insbesondere gbt es zu jeder natürlchen Zahl ene Darstellung m=± n = 0 bb Sete 7

8 De Darstellung st ncht notwendgerwese endeutg: 1 ( ) 1 = = = 0, = Deshalb betrachten wr de Menge Satz: n DB ( ) = aa Ra, = ± bb ; mn, N = m 1 { 0 } DB ( ) = aa R, kl, N: a= k l 0 Bewes: n m+ n m a = bb = { B bb = m m B = k123 = 0 l Bemerkung: D(10) D(7), da z. B. 0, = 1, 7 1 0, st aber unendlch, was der Defnton von D(B) wdersprcht! Normerung: b n 0, falls n > 0 und b -m 0 falls m 0 ledglch 0 = 0.B 0 (führende Nullen strechen) (nachfolgende Nullen strechen) für x D(B) st de normerte Darstellung endeutg Sete 8

9 Wchtge Zahlensysteme: B Zffern Name 2 0,1 Dualsystem benutzt Bnärsystem 8 0,1,2,3,4,5,6,7 Oktalsystem 10 0,1,2,3,4,5,6,7,8,9 Dezmalsystem 16 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F Hexadezmalsystem Untersched Dual-Bnär: Dualsystem st en Zahlensystem Zur Darstellung der Dualzffern "0" und "1" benötgt man en Bnärsystem (Informatonsdarstellung mttels Zechen) Se x D(B) mt der normerten Summe x =± n = m bb (b n b n-1...b 0 b -1..b -m ) B bzw. (b n b n-1...b 0 ) B bzw. für n < 0 (0, b n b n-1...b -m ) B De Klammern werden häufg auch weggelassen! Bsp.: = = = 21 8 = Sete 9

10 Konverterung: geg.: ges.: ene Zahl Darstellung m System mt der Bass B sukzessve Dvson mt Rest: natürlche Zahl n s N 0 : s = bb = b n B n + b n-1 B n b 2 B 2 + b 1 B 1 + b 0 = 0 s = (...(( bnb+ bn ) + bn ) B b ) B+ b B+ b B+ b s s s ( ) ( ) ( ) s = s B+ b = s B+ b B+ b = s B+ b B+ b B+ b s 0 s 1 Vorgangswese: s:b = s 0 s 0 :B = s 1... s n-2 :B = s n-1 s n-1 :B = b 0 Rest b 1 Rest b n-1 Rest b n Rest s = (b n b n-1...b 1 b 0 ) B Bsp.: =? 2 23:2 = 11 1 Rest 11:2 = 5 1 Rest 5:2 = 2 1 Rest 2:2 = 1 0 Rest 1:2 = 0 1 Rest = (10111) 2 Sete 10

11 Bsp.: (10111) 2 =? :1010 = Rest (entsprcht 3 10 ) 10:1010 = 0 1 Rest (entsprcht 2 10 ) (10111) 2 = echt gebrochene Zahl q < 1 q = 1 bb = b -1 B -1 + b -2 B m ( 1 ( 2 3 ) = B b + B b + B ( b +...) , b 1 b 2... ( 2 3 ) 1 1 qb = b + B b + B ( b +...) q 1 1 q -1 B = b + B ( b +...) q 2 Bsp.: 0,13 10 =? 2 0,13.2 = 0 + 0,26 0,26.2 = 0 + 0,52 0,52.2 = 1 + 0,04 0,04.2 = 0 + 0,08 0,08.2 = 0 + 0,16 0,16.2 = 0 + 0,32 0,32.2 = 0 + 0,64 0,64.2 = 1 + 0, a. ncht endlch umwandlbar! 0,13 10 = (0, ) 2 Sete 11

12 belebg gebrochene Zahl n n 1 x = bb = bb + bb m m s N q 0 vorderen Tel als natürlche Zahl und hnteren Tel als echt gebrochene Zahl behandeln. Anschleßend enfach adderen Sukzessve Multplkaton mt Addton s N 0 Konverterung B B* b = (a r-1 a r-2...a 0 ) B* = b n n n 1 ( ) (( ( n n n ) ) ) s = bb = b B + b B... =... b B + b B + b B b B + b B + b = 0 n n Bsp.: (111001) 2 =? 10 ersetze jede Stelle durch de Zahl mt der Bass 10: (da 1 2 = 1 10 und 0 2 = 0 10 ) dann von vorne begnnend, enmal multplzeren (mt der neue Bass 2) und enmal adderen! 1.2 = = = = = = = = = = 5710 somt st (111001) 2 = Sete 12

13 Bsp.: =? 2 ersetze jede Stelle durch de Zahl mt der Bass 2: (da 5 10 = und 7 10 = ) dann von vorne begnnend, enmal multplzeren (mt der neuen Bass = ) und enmal adderen! = = Konverterung von 2er Potenzen: a = n = 0 bb (B = 2 r ) (0 b 2 r - 1) b r 1 = aj2 j= 0 j (j r - 1) eventuell führende Nullen behalten! n r 1 n r 1 nr+ r 1 j r r+ j a = a j 2 2 = a j 2 = ck 2 = 0 j= 0 = 0 j= 0 k = 0 wobe c k = a j endeutg st, falls k = r + j k Bewes: k = 0 = 0 j = 0 k = 1 = 0 j = k = r - 1 = 0 j = r - 1 k = r = 1 j = 0 k = r + 1 = 1 j = k = 2r - 1 = 1 j = r - 1 k = 2r = 2 j = Sete 13

14 Bsp.: =? (da Bass 16 = Stellen) =? 8 (da 8 = Stellen) Wenn man also vom 16er System n das 8er System wechseln wll, so gescheht das über den "Umweg" des 2er Systems Darstellung von Zahlen m Rechner nur ene endlche Menge von Zahlen st darstellbar! Ganze Zahlen Annahme: es stehen n Bts zur Darstellung von ganzen Zahlen zur Verfügung (1 Wort) Abscht: höchstens 2 n Zahlen können dargestellt werden. Telmenge der ganzen Zahlen soll repräsentert werden und zwar soll etwa de Hälfte negatv sen! In der Mathematk werden üblcherwese negatve Zahlen mttels Vorzechen dargestellt: Nachtele: gesonderte Vorzechenbehandlung egenes Subtraktonswerk deshalb: Rückführung der Subtrakton auf Addton durch Komplementerung a - b = a + K 0 (b) - K (mt K 0 (b) = K - b) K muß dabe enfach sen, damt K - b nchts kostet! Se b > 0 und b Dualzahlen mt n Bts m erlaubten Berech, so st -b = K 0 (b) mt n Bts Bemerkung: erlaubter Berech muß so gewählt werden, daß Endeutgket gewährlestet st: Sete 14

15 K 0 (K 0 (b)) = b Wahl von K: 1-Komplement: 2-Komplement: K = 2 n - 1 größte darstellbare Zahl K = 2 n größte darstellbare Zahl Berechnung des Komplements: 1-Komplement: btweses "umklappen" der Stellen (aus 0 wrd 1 und aus 1 wrd 0) 2-Komplement: blde 1-Komplement und addere dazu Komplement: Bemerkung: alle negatven Zahlen haben an der ersten Stelle ene "1". Darstellung der Null st ncht endeutg: es gbt somt ene = +0 und = -0! Sete 15

16 Komplement: Bemerkung: Unsymmetre: ene negatve Zahl st mehr darstellbar Aufwand legt be der Komplementenbldung Null st nun endeutg z. B.: K 2 (01010) = K 1 (01010) = = Bsp.: 5 10 = = K 2 (00101) = K 2 (01001) = Sete 16

17 5 + 9: (=14 10 ) 5-9: (= ) 9-5: (= 4 10 ) -5-9: ( ) Berechsüberschretungen Komplement Das 2-Komplement erlaubt nur de Darstellung von ganzen Zahlen z mt -2 n-1 z 2 n-1-1 Bespel: n = 6: (-32 z 31) Es kommt zu ener Berechsüberschretung! Bem 2-Komplement kann dese enfach unter den Tsch fallen gelassen werden. Dann jedoch kommt es dazu, daß 2 negatve Zahlen (führende 1) ncht zu enem postven Ergebns (führende 0) führen kann. Sowohl n desem Fall als auch n dem umgekehrten (2 postve Zahlen werden negatv) muß somt das Ergebns verworfen werden Komplement Kommt es zu enem Überlauf, so muß de 1 (Überlauf) hnten dazu addert werden (= Rücklauf). Dann we bem 2-Komplement de Vorzechen auf Korrekthet überprüfen Ratonale Zahlen Festpunktdarstellung Zahlen werden als n-stellge Dualzahlen bzw. Komplemente dargestellt. Es gbt ene fxe Anzahl von Vor- und Nachkommastellen. Seen r Bts vor und s Bts (n = r + s) nach dem Komma vorgesehen für de Darstellung r+ 2 s 2 a 2 a r-2...a 0 a -1...a -s = ± = 0 s Sete 17

18 Bespel: Stelle -1,5 10 m Dualsystem mt 5 Vor- und 3 Nachkommastellen dar. 1, , Komplement: 11110, ,001 2 : -1,5 10 = 11110,100 2 Der Nachtel der Festpunktdarstellung legt darn, daß vele ratonale Zahlen nur unbefredgend dargestellt werden können. Es werden nämlch oft sgnfkante Stellen enfach abgeschntten Gletpunkt-Darstellung (floatng pont) Jede Zahl x wrd dargestellt als x = M.B E (Mantsse, Bass, Exponent) für B st 2 oder 16 gebräuchlch Stehen e Stellen für den Exponent zur Verfügung, so wrd mest de Charakterstk C= E + 1 B e 2 angegeben. Ad Bespel: B = 2 und e = 8: 1 e 1 C = E + B = E + = E steht en Exponent von bs bzw. 8 7 Ene Charakterstk von 0 10 bs zur Verfügung. Standard: 1 Bt Vorzechen 8 Bt Exponent 23 Bt Mantsse Probleme bem Rechnen: Addton, Subtrakton: Charakterstken müssen vorher angeglchen werden Multplkaton, Dvson: Anglechung ncht nötg, aber mehrmalge Multplkatonen lassen de relevanten Bts n der Mantsse mmer mehr nach rechts wandern Somt wrd ene Normerung notwendg, de allerdngs sehr zetaufwendg st. Deser Standard st (z. B. IBM) wet verbretet. Es wrd ene ncht vorhandene Genaugket vorgegaukelt IEEE-Format Sete 18

19 32-Bt: z = (-1) v 2 C -127 (1,M ) 2 mt 0 < C < 255 V: 1 Bt C : 8 Bt M : 23 Bt Bespel -1,5 10 : -1,5 10 = 1, V = 1 (da negatve Zahl) C = 0 C = 127 M =, Spezalverenbarungen: C = 0: M = 0: z = 0 M 0: Zahl st zu klen 0 < C < 255: Zahl st m erlaubten Berech C = 255: M 0: ungültges Ergebns (z. B. Dvson durch Null) M' = 0: z = ± 64-Bt: z = (-1) v 2 C (1,M') V: 1 Bt C': 11 Bt M': 52 Bt 3 Gatter-Ebene Verknüpfung (Verarbetung) bnärer Daten mttels bnärer Operatonen zu neuen bnären Daten Sete 19

20 3.1 Boole sche Algebra Ene Menge B zusammen mt den Verknüpfungen "+" und "." heßt Boole'sche Algebra, wenn für a, b, c B glt: 1. ab B Abgeschlossenhet a + b B 2. es gbt Elemente 0,1 B Exstenz von 0 und 1 a + 0 = a a 1 = a 3. a + b = b + a Kommutatvgesetz ab = ba 4. a (b + c) = ab + ac Dstrbutvgesetz a + (bc) = (a + b)(a + c) 5. a + (b + c) = (a + b) + c Assozatvgesetz a(bc) = (ab)c 6. zu jedem a exstert en a Exstenz des Komplements aa = 0 a + a = 1 Weterhn gelten: 7. a + a = a Idempotenzgesetz aa = a 8. a + b = ab De Morgan's Gesetz ab = a + b 9. a = a Involuton SCHALTALGEBRA Se st ene spezelle Boole'sche Algebra über der Menge {0, 1} mt den Verknüpfungen UND, ODER und NICHT. X Y XY (X UND Y) X + Y (X ODER Y) X X (NICHT X) Sete 20

21 Boole scher Ausdruck: 1. 0 und 1 snd Konstanten 2. Varable x st en Symbol, das für enen der beden Werte 0 oder 1 steht 3. BA = Menge aller Boole'schen Ausdrücke 3.1. Konstante, Varable BA 3.2. A, B BA (A + B), (AB), ( A ) BA Dualtätsprnzp der Boole'schen Algebra: Wenn en Ausdruck (Glechung) wahr st, dann st auch der duale Ausdruck wahr. Der duale Ausdruck ergbt sch, ndem man "+" und "." sowe 1 und 0 vertauscht. 3.2 Schaltfunktonen Vektor(schalt)funkton (combnatonal network): f: {0, 1} n {0, 1} s Schaltfunkton (combnatonal functon): f: {0,1} n {0, 1} Vektorschaltfunktonen lassen sch als s Schaltfunktonen mt glechen Engabevarablen auffassen Darstellung von Schaltfunktonen Darstellung durch Wahrhetstabelle Dese spezfzert zu jeder Kombnaton (x 1, x 2,..., x n ) de Ausgabe (y 1, y 2,..., y n ). x 1 x 2 x 3 y 1 y Tabellengröße für Schaltfunktonen: 2 n Zelen mt je zwe möglchen Ausgabewerten: 0 oder Darstellung durch Boole'sche Ausdrücke We gewnne ch zu ener tabellarsch gegebenen Schaltfunkton enen äquvalenten Boole'schen Ausdruck? Sete 21

22 v :KINTOYINK/TLUXSGZOQ Darstellung durch Mnterme En Mnterm m st en Ausdruck der Form δ1 δ2 δn m x x... x n = 1 2 wobe δ {0, 1} und x δ Bespel: x = x be δ = 1 be δ = 0 v 1 wenn x1 = 1, x2 = 0, x3 = 1 Ax ( ) = xxx = 0 sonst v Ordne nun jedem x v v m ( x ) = 1 v v n { 01,} den Mnterm m v zu, für den glt: Jede Schaltfunkton f: {0, 1} n {0, 1} läßt sch endeutg durch enen Ausdruck aus dsjunktv (durch ODER) verknüpften Mntermen der Varablen x 1, x 2,..., x n darstellen (Dsjunktve Kanonsche Form) f ( x, x,..., x ) = m DKF 1 2 n v v f ( x m x v ) = 1 ( ) = 1 Bespel: x 1 x 2 x 3 f fdkf = xxx xxx xxx v v Es exsteren. a. enfachere Ausdrücke, we z. B. de Dsjunktve Normalform, welche ene dsjunktve Verknüpfung von Konjunktonen darstellt, wobe δ angbt, ob de Varable x drekt (δ = 1), als Negaton (δ = 0) oder ncht (δ = 2) auftrtt. 1 2 ( ) f ( x, x,... x ) = x δ x δ... x δ DNF 1 2 n 1 2 n n f DNF st ncht mehr endeutg zu f! Sete 22

23 v :KINTOYINK/TLUXSGZOQ Darstellung durch Maxterme En Maxterm m st en Ausdruck der Form δ1 δ2 δn m = x + x x n 1 2 wobe δ {0, 1} und x δ = x x be δ = 0 be δ = 1 Bespel: v 0 wenn x1 = 1, x2 = 0, x3 = 1 Ax ( ) = x1 + x2 + x3 = 1 sonst Jede Schaltfunkton f: {0, 1} n {0, 1} läßt sch endeutg durch enen Ausdruck aus konjunktv (durch UND) verknüpften Maxtermen der Varablen x 1, x 2,..., x n darstellen (Konjunktve Kanonsche Form) f ( x, x,..., x ) = m KKF 1 2 n v v f ( x m x v ) = 0 ( ) = 0 ad Bespel: x 1 x 2 x 3 f v v ( )( )( )( )( ) f = x + x + x x + x + x x + x + KKF x x + x + x x + x + x Sete 23

24 x 2 x 3 x 3 :KINTOYINK/TLUXSGZOQ Repräsentaton ener Schaltfunkton mt KV-Dagramm En Karnaugh-Vetch-Dagramm (KV-Dagramm) st de grafsche Darstellung ener Wertetabelle oder Schaltfunkton. Das Dagramm st n Matrxform angeordnet und jedes Matrxfeld entsprcht enem Mnterm. mt 2 Varablen: x 2 x 1 mt 3 Varablen: x 1 x 1 mt 4 Varablen: x 1 x 1 x 4 x 3 x 4 x 3 x 2 x 2 Ene Verknüpfungsbass st ene Menge von prmtven Verknüpfungen v : {0, 1} 2 {0, 1} mt deren Hlfe sch alle Schaltfunktonen darstellen lassen. (+,., Negaton) st ene Verknüpfungsbass. Behauptung: NAND(x,y) = (x y) = xy (Sheffer-Funkton) st ene Verknüpfungsbass Bewes: es genügt zu zegen, daß Negaton, UND und ODER durch NAND darstellbar snd: Negaton f ( x) = x = ( xx) = x x = NAND( x, x) UND f ( x, y) = xy = xy+ xy = xy+ xy = xyxy = ( x y)( x y) = ( x y) ( x y) ODER f ( x, y) = x+ y = x+ y = xy = x y = ( x x) ( y y) Sete 24

25 3.3 Schaltnetze De Realserung ener Schaltfunkton heßt kombnatorscher Schaltkres oder Schaltnetz. Schaltnetze werden aus Standardkomponenten, den sogenannten Gattern, aufgebaut. Gatter realseren prmtve Schaltfunktonen. Grundgatter: Alle Grundgatter (bs auf NICHT) lassen sch zu Gattern mt k Engängen erwetern. In der Praxs st k mt 8 beschränkt. Mttels der Gatter lassen sch alle Schaltnetze realseren. En Schaltnetz heßt wohlgeformt wenn es azyklsch st (es enthält kene geschlossene Schlefe) Ausgänge snd ncht drekt verbunden De Tefe oder de Anzahl der Stufen enes Schaltnetzes st gegeben durch de Maxmalanzahl von Gattern, de auf enem Weg zwschen enem Engang und enem Ausgang legen. En Schaltnetz mt der Tefe k heßt k-stufg. Sete 25

26 3.4 Mnmerung Zu jeder Funkton f gbt es mehrere Ausdrücke n DNF, de f repräsenteren. Mnmerung st das Ermtteln enes möglchst enfachen und kurzen Ausdrucks, der zu enem gegebenen Ausdruck äquvalent st, d. h. der de gleche Schaltfunkton darstellt. Bespel: abc + ab Mnmerung: abc + ab = abc + ab1 = ab(c + 1) = ab Somt st ab de Mnmerung von abc + ab Da man sowohl nach Presen als auch nach Technologe (als Bespele) mnmeren kann, gbt es ken enhetlches Maß, nach dessen mnmert werden sollte Verfahren von Qune-McCluskey (Deses Verfahren wrd an Hand enes Bespeles erklärt. Sehe auch Übung Bsp. 5.5) Gegeben: En Ausdruck f A, der de Funkton f darstellt. f ab ab c bcd ab d ab c A = Schrtt: Blde aus f A de DKF durch Erweterungen der Art ab = abc + abc = abcd + abcd + abcd + abcd erhält man f = abcd + abcd + abcd + abcd + ab cd + ab cd + abcd + DKF ab cd + ab cd + ab cd + ab cd 2. Schrtt: Bestmmung der Prmmplkanden Begnne mt P = {} und T = {Mnterme} 1. Zerlege T so n Klassen K, daß K aus allen Termen, de genau nchtnegerte Varablen enthalten, besteht Setze T = {} 2. Versuche, gemäß Grunddee, Elemente der Klasse K -1 und K zu verschmelzen. Jedes Elementpaar, das verschmolzen wrd, wrd abgehakt. Das Ergebns wrd mt T verengt. Solange bs kene Verschmelzung mehr möglch st. 3. P = P {alle Terme, de n 2. Ncht abgehakt wurden} 4. Ist T = {}, dann fertg. P = {Prmmplkanden} sonst weter be 1. Sete 26

27 Klasse Gewcht Mnterme Verschm. Verschm. der Mnterme versch. Mnterme neue Terme mt 3 Varablen versch. Mnterme K 0 0 abcd ä K 1 1 abcd ä 0,1 abc ä 0,1-2,3 ab 2 abcd ä 0,2 abd ä 0,2-1,3 ab 8 ab cd ä 0,8 bcd ä 0,8-2,10 bd K 2 3 abcd ä 1,3 abd ä 8,10-12,14 ad 5 abcd ä 1,5 acd 8,12-10,14 ad 10 ab cd ä 2,3 ab c ä 12 abcd ä 2,10 bcd ä 8,10 ab d ä 8,12 acd ä K 3 13 abcd ä 5,13 bcd 12,13-14,15 ab 14 abcd ä 10,14 acd ä 12,14-13,15 ab 12,13 abc ä 12,14 abd ä K 4 15 abcd ä 13,15 abd ä 14,15 abc ä Als Prmmplkanden erhält man nun alle ncht abgehakten Terme: acd, bcd, ab, b d, ad, ab neue Terme mt 2 Varablen 3. Schrtt: Bestmmung der wesentlchen Prmmplkanden. Stelle ene Tabelle auf, wobe für jeden Mnterm ene Spalte und für jeden Prmmplkanden ene Zele aufgebaut wrd. Falls der Prmmplkand den Mnterm enthält, so setze n de Spalte en X acd X X bcd X X ab X X X X bd X X X X ad X X X X ab X X X X Sete 27

28 Strechen aller domnerenden Prmmplkanden; Streche jene Spalte und Zele, n der jewels nur 1 Stern steht! acd X X bcd X X ab X X X X bd X X X X ad X X X X ab X X X X Weters kann man nun kene Strechungen mehr vornehmen. Daher faßt man de übrg geblebenen Mnterme n ener Restmatrx zusammen. Man seht nun, daß de Prmmplkanden acd und bcd durch den Mnterm 5 überdeckt werden. De Prmmplkanden bd und ad können durch de Mnterme 8 oder 10 überdeckt werden acd X bcd X bd X X ad X X De Lösung (f DMF ) setzt sch nun aus den wesentlchen (gestrchenen) Prmmplkanden und dem übrggeblebenem Rest zusammen. bd + acd b d + bcd fdmf = ab ab 34 + ad + acd wesentlche Prmmplkanden ad + bcd Restüberdeckung Sete 28

29 3.5 Schaltwerke Schaltwerke (Sequentelle Schaltkrese) snd logsche Schaltkrese, deren Ausgabe von der Vergangenhet abhängg st, d. h. se snd n der Lage Informaton zu spechern. Insbesondere heßt des: se realseren zetabhängge Schaltfunktonen. En Schaltkres, der 1 bt Informaton spechert, heßt Flpflop. Grundschaltung enes Flpflops: RS-Flpflop (Rücksetz-Setz-Flpflop): Voraussetzung: feste Zetpunkte t 0 < t 1 < t 2 <... <t n zum Umschalten mt t = t Wenn weters glt: Q n = Q(t n ) und Q = Q( t ) n n Dann hat das RS-Flpflop folgendes Verhalten: R n S n Q n+1 Q n Q n Q n unerlaubt Sete 29

30 Im Zustand 1/1 würden an beden Ausgängen ene Null anlegen somt unerlaubt, da ncht mehr komplementär. Würde man anschleßend 2 Nullen an den Engang legen, so entstünde en nstabler Zustand. HUFFMAN MODELL EINES SCHALTWERKES: Schaltwerke, de bem Rechnerentwurf benutzt werden, haben ene Struktur, de durch das Hufmann Modell beschreben werden kann. En Schaltwerk besteht aus enem kombnatorschen Schaltkres und enem Specher, welcher aus Flflops aufgebaut wrd. Probleme: Indvduelle Gatter haben unterschedlche Delays Reakton der Ausgänge auf de Engänge kann zetlch vareren Bespel: A B y 1 y Annahme: Gatterlaufzet = 1 Enhet und es wrd A = 0 und B = 1 an de Schaltung angelegt Sete 30

31 Somt wrd en zentraler Takt von ener zentralen Uhr engefügt. Takt s: Specher übernmmt Zustand kombnatorscher Schaltkres reagert auf Änderungen nach enger Zet: Ausgänge stabl Takt s+1: Specher übernmmt Zustand Sete 31

32 Schaltkrese mt zentraler Uhr heßen synchron. Asynchrone Schaltkrese snd extrem schwerg zu entwerfen. JK-FLIPFLOP: Qt ( + 1) = JtQ ( ) ( t) + KtQt ( ) ( ) J K Q(t+1) 0 0 Q(t) Qt () Der Takt muß nun entsprechend lange anlegen, damt alle Flpflops schalten können. Der Taktmpuls darf aber ncht zu lange sen, da sonst möglcherwese berets neue Sete 32

33 Engangssgnale übersehen werden, wodurch en falsches Verhalten der Schaltung entstehen kann. Master-Slave-Flpflop st zustandsgesteuert: Master reagert, falls Takt auf 1 Slave reagert, falls Takt auf 0 Desgn Methode für sequentelle Schaltkrese (= HUFFMAN MODELL) (sehe Übungen 7.2) 1. Anzahl der Zustände von Specher M festlegen 2. Konstruere Zustandsgraph mest als Tabelle; eventuell Zustandsmnmerung (algorthmsch schwerg) 3. Flpflop-Typ wählen. Jedem Knoten wrd bnärer Code zugeordnet für n Zustände benötgt man mndestens ld( n) Flpflops. 4. Zu jedem Zustand und jeder Kombnaton von Engangssgnalen den Folgezustand und de Ausgabesgnale ermtteln Implementerung we be komnatorschen Schaltkresen: Konstrukton ener Wahrhetstabelle enes komnatorschen Schaltkreses C mt gewünschten Verhalten (Änderung von Zustand und Ausgabesgnalen). Bestmmung enes mnmalen Boole'schen Ausdrucks fü C. Realserung durch Gatter Bespel: sereller Adderer (Bt für Bt wrd addert) Sete 33

34 Erklärung: Im Zustand S 0 hat der Zustandsgraph kenen Übertrag. Kommt 1 und 1 n das Adderwerk, so wrd 0 ausgegeben und das Schaltwerk kommt n den Zustand S 1, wo es sch den Übertrag merkt. Kommt als Engabe 00, so wrd der Übertrag (1) ausgegeben und das Adderwerk geht n den Zustand S 0 (ken Übertrag) zurück. Zustandsgraph als Tabelle: Zustand S 0 S 0,0 S 0,1 S 0,1 S 1,0 S 1 S 0,1 S 1,0 S 1,0 S 1,1 Implementerung durch 1 JK-Flpflop! Wahrhetstabelle (Transstonstabelle) Engaben Ausgaben S(t+1) S(t) x 1 (t) x 2 (t) J(t) K(t) z(t) d d d d d d d d 0 1 S(t) x 1 (t) x 2 (t) d Übertrag 1. Zahl 2. Zahl don't care (entweder 0 oder 1; es spelt kene Rolle) kene Ahnung, we es wetergeht Sete 34

35 4 Regster-Transfer-Ebene Wortorenterte Komponenten Schaltkrestype Komponenten Funktonen kombnatorsch Wortgatter Multplexer (De-)Koderer Programmerbare Felder Arthmetsche Elemente (Adderer, ALUs) sequentell Symbol: (Schft)Regster Zähler Boole sche Operatonen Datenstuereung, Genererung allg. Fkt. Koderung und Dekoderung Genererung allgemener Funktonen Numersche Operatonen Specherung von Informaton Serell-parallel Konverterung Kontrolle/Tmng-Sgnal-Erzeugung Steuerletungstypen: Auswahl: Funkton auswählen Enable: Zetdauer der Auswahl festlegen Bus: mehrere zu ener Enhet zusammengefaßte Verbndungsletungen zwschen wortorenterten Komponenten (stark verenfacht) Beschrebungstechnken: Zustandstabellen Blockdagramme Beschrebungssprachen Sete 35

36 4.1 Regster-Transfer-Ebene: Komponenten Wortgatter En Wortgatter realsert de Funkton Z = f(x,y) wobe: f: Boole sche Operaton X,Y,Z: Wörter (je m Varable) mt X = (x 1, x 1,..., x m-1 ) z = f(x,y): defnert durch z = f(x,y ) oder Z = f(x,y) wobe: y: Boole'sche Varable Z = f(x,y): z = f(x,y) Bespele: Z = XY Bedeutung: ( z0, z1,..., zm 1) = ( x0y0, x1y1,..., xm 1ym 1) Z xy z, z,..., z = xy, xy,..., xy = Bedeutung: ( 0 1 m 1) ( 0 1 m 1) Bemerkung: Wortgatter selten benutzt, da zemlch enfache Funktonen snd, de durch enfache Gatter beschrebbar snd. Sete 36

37 4.1.2 Multplexer En Multplexer hat de Aufgabe, enen von k Bussen an enen Ausgabebus durchzuschalten. Falls es sch um k Busse mt je m Bt handelt, sprcht man von enem k-engabe-m-bt- Multplexer (k-engabe-mux) Üblch: k = 2 p dann kann SELECT mt p Bts codert werden Bespel: 2-Engabe-4-Bt-Multplexer Implementerung enes k q -Engabe-Multplexer durch k-engabe-multplexer Bemerkung: Baum der Tefe q In jeder Ebene wrd be jedem MUX der gleche Engang ausgewählt. Bespel: 2 3 -Engabe-Multplexer MULTIPLEXER ALS GENERATOR FÜR SCHALTFUNKTION F: Se belebge DKF gegeben durch DKF( y, y,..., y ) m 1 2 n = D mt m y y... y 1 2 = 1 2 δ δ δ n = (d 1,d 2,...,d n ) 2 und D m st Mnterm von f n Sete 37

38 n -1 x 1... x n f 2 n Engänge 1 f läßt sch realseren, ndem x falls D = 0 sonst Dekoderer En Dekoderer wählt aus 2 n Ausgangsletungen mttels n Engabeletung ene aus (1 2 n - Dekoderer) Engabe x 0, x 1,..., x n-1 wählt r-te Letung aus für r = (x 0 x 1...x n-1 ) 2 Ensatzbespel: Adresserung von Spechern Sete 38

39 4.1.4 Demultplexer En Demultplexer schaltet enen Bus auf enen von k Bussen DEMUX st be m Bt breten Bussen durch m 1 2 k -Dekoderer mplementerbar Bespel: 4-Ausgabe-2-Bt DEMUX Koderer En Koderer realsert de Umkehrfunkton zu enem Dekoderer. Es werden dabe durch dem m-ten von 2 k Engangsletungen dejengen Ausgangsletungen ausgewählt, de m = (...) 2 entsprechen. Bemerkung: Input-aktv notwendg Problem: 2 Letungen aktv! z. B. x1 = x2 = 1 z = (0,1,1) entsprcht x3 = 1 Lösungen: zusätzlche Kontrolle, daß kene 2 Letungen aktv z. B. kon = x x j j Prortäts-Koderer: falls mehr als ene Letung aktv (z. B. x,x j,x k ) wrd de Schaltung so ausgelegt, daß x mt > j,k als aktv unterstellt wrd. Sete 39

40 4.1.6 Felderlogk Felderlogk erlaubt de Realserung von Schaltnetzen durch Standardbaustene. Standardbaustene snd n ntegrerter Technk hergestellte Chps, de für Massenprodukton n ntegrerter Technk geegnete Strukturen realseren de nachträglche Modfkatonen der Struktur zur Anpassung an Kundenwünsche erlauben Bespele: enfache Schaltnetze: Anpassung an Kundenwünsche durch nachträglche Entfernung von Verbndungen Programmerbare Gatterfelder (PLA = programmable logc array) y0:= xxx xxx xxx xxx PROM = programmable read only memory für komplexe Schaltnetze: ncht programmerbare Gatterfelder (gate arrays) große Felder enzelner Transstoren oder Gatter nachträglches Anbrngen von Leterbahnen durch den Hersteller gemäß Kundenwunsch Arthmetsche Elemente Nur enfache arthmetsche Komponenten werden als Regster-Level-Komponenten auf Gatterebene realsert. Floatng-Pont oder Integer Multplzerer/Dvderer snd zu komplex. Sete 40

41 Integer-Adderer/Subtraherer 4-Bt-Adderer: 8-Bt-Adderer: Festpunktadderer: X + Y C, Z n Bt n Bt (n+1) Bt Sereller Adderer: n n Zyklen werden 2 n-bt-zahlen addert Parallele Adderer: n enem Zyklus werden 2n-Bt-Zahlen addert, mest aufgebaut aus 1-Btadderern (Volladderern): C +1 + x + y C, z x y C +1 C z c = y c +1 + x c +1 + x y z = ( x y) c +1 Rpple Carry Adder: Sete 41

42 n Volladderer hnterenanderschalten carry wrd sequentell durchgerecht maxmale Verzögerung: n*delay des Volladderers Beschleungung des Adderers durch CarryLookAhead-Technk (carres vorher berechnen) c = x y + y c +1 + x c +1 = x y + (x + y )c +1 wr setzen x y =: g und x + y =: p Bespel: n = 4: c 3 = g 3 + p 3 c n c 2 = g 2 + p 2 g 3 + p 2 p 3 c n c 1 = g 1 + p 1 g 2 + p 1 p 2 g 3 + p 1 p 2 p 3 c n c 0 = g 0 + p 0 g 1 + p 0 p 1 g 2 + p 0 p 1 p 2 g 3 + p 0 p 1 p 2 p 3 c n Vortel: c abhängg von X und Y und c +k 3-stufge Gatterschaltung unabhängg von k üblcherwese wrd dese Technk nur m Berech 4 k 8 verwendet! Paralleladderern für Addton und Subtrakton m 2-Komplement Z = Y ± X ( ) ( 0, 1,... 1) 1) ( 1, 1,..., 1) 1 Z = Y X = Y Ko X = Y + x x x n + = Y + x 0 x 1 x n 1 + (,,..., ) Z = Y + X = Y + x0 0 x1 0 x n Schaltung: Bemerkung: Schaltung st kombnatorscher Schaltkres Sete 42

43 lefert nach Anlegen der Engangswerte nach gewsser Verzögerung ständg das Ergebns Komparatoren Regster en m-bt-regster st ene geordnete Menge von m Flpflops zur Specherung enes m-bt- Wortes (jeder behandelte Typ geegnet). 4-Bt-Regster Shftregster: Rechtsshft: (z 0, z 1,..., z m-2, z m-1 ) (0, z 0, z 1,..., z m-2 ) Lnksshft: (z 0, z 1,..., z m-2, z m-1 ) (z 1, z 2,..., z m-2, z m-1 ) sgned-shft: (z 0, z 1,..., z m-2, z m-1 ) (z 0, z 0, z 1..., z m-2 ) somt blebt bem sgned-shft das Vorzechen erhalten! Sereller Rechts-Shfter: Rotaton von Daten: (z 0, z 1,..., z m-2, z m-1 ) (z 1,z 2,..., z m-1, z 0 ) (z 0, z 1,..., z m-2, z m-1 ) (z m-1,z 0, z 1,..., z m-3, z m-2 ) Sete 43

44 Allgemenes 4-Bt-Shft-Regster: Typsche Anwendungen: Specherung von Daten (parallel und serell) Konverterungen (Serell parallel und umgekehrt) Ausführung arthmetscher Operatonen Lnks-(Rechts-)-Shft: Multplkaton (Dvson) mt (durch) 2 Zähler: n enem Regster werden Sgnale modulo k gezählt Bespel: modulo-16-zähler aus 4 Master-Slave J-K-Flpflops Sete 44

45 Schaltung zählt modulo 2 3 = 8 Allgemener Zähler: Bespelensatzgebet: Programmzähler Busse Bus: Menge von Verbndungsletungen zum Transfer aller Bts enes w-bt-wortes von ener bestmmten Quelle zu enem spezfzerten Zel Zugeordneter (detcated) Bus verbndet genau ene Quelle mt enem Zel (un- oder bderektonal) Be n Enheten benötgt man n(n-1) Busse, um alle möglchen Verbndungen mttels zugeordneten Bussen herstellen zu können. Problem (sehr teuer): Bustreber Kontrolle Kabelprese Pnnzahl Sete 45

46 Gemensamer (shared) Bus: Regster A Datenbus Datenbus Regster B 4.2 Desgn-Methode auf Regster-(Transfer)-Level Zel: Entwurf enes Befehlsmengen-Prozessors Befehlsmengenprozessor (General purpose processor z. B. Pentum): Maschne auf Regster-(Transfer)-Level (komplexes Schaltwerk) Struktur: aufgebaut mt Komponenten deser Ebene Verhalten: st gegeben durch endlche Menge von Befehlen S = {F } Befehl: Operaton bzw. Funkton F, de auf unterschedlchen Typen von Wörtern X operert. Jeder Befehl F wrd mplementert durch ene Folge von elemenaren Regster-Transfer- Operatonen sogenannten Mkrooperatonen f: Z = f(x 1, X 2,..., X k ) = f r (...f 2 (f 1 (X 1, X 2,...X k )...) De enzelnen Mkrooperatonen werden durch Kontrollsgnale ausgelöst. Wegen der Komplextät unterschedet man zwschen Datenverarbetungstel Kontrolltel Enfachere Fälle: Komplexe Fälle: Kontrolltel als sequenteller Schaltkres (Gate-Level) Kontrolltel selbst ene Regster-Transfer-Maschne, de enfacher als das Orgnal st Regster-Level-Schaltkres (nsbesondere Datenverarbetungtels) st en Netzwerk bestehend aus: Regster-Level-Komponentne gerchteten Verbndungen zwschen den Komponenten und den Datenpfaden jeder Datenpfad enthält enen Kontrollpunkt, der je nach Steuerung den entsprechenden Datenpfad blockert oder ncht blockert Sete 46

47 Kontrollpunkte werden durch logsche Schaltkrese mplementert und durch Kontrollsgnale gesteuert, de von der Kontrollenhet gesteuert werden. Bespel: Funktonsenhet Vorgehenswese bem Desgn: 1. Defnere Menge der Funkton S und de herfür notwendgen Folgen von Regster- Transfer-Operatonen unter Berückschtgung der Möglchketen verfügbarer Komponenten. 2. Analysere S um de Komponenten und deren Anzahl für den Datenverarbetungstel festzustellen. 3. Konstuere en Blockdagramm D für Datenverarbetungstel. Bestmme de notwendgen Verbndungen zwschen den Komponenten so, daß de Lestungs- und Kostennebenbedngungen erfüllt snd. 4. Bestmme zu S und D de Kontrollpunkte und de Kontrollsgnale, de gebraucht werden. 5. Entwerfe de Kontrollenhet für de Maschne, sodaß de notwendgen Kontrollsgnale n der gewünschten Rehenfolge, we se von S spezfzert werden, erzeugt werden. 6. Verenfachung wo möglch. Sete 47

48 Bespel: Entwurf enes Festpunkt-Multplzerers gegeben: X = x 0 x 1 x 2...x 7 Y = y 0 y 1 y 2...y 7 mt x 0 und y 0 als Vorzechen und X M = 0,x 1 x 2...x 7 (Betrag = Magntude von X) gesucht: P = X * Y P = p 0 p 1 p 2...p 14, wobe p 0 das Vorzechen st. Berechnung: p0 = x0 y0 P M = X M * Y M P M -Berechnung: P0 = 0 für = 0, 1, 2,...6 berechne: P : = P + x Y 7 1 P : = 2 P M * We man seht, blebt be der Multplkaton mmer de letzte Stelle unverändert. Es recht somt aus, enen 7-Bt-Adderer zu verwenden, der nach jedem Adderen um ene Stelle nach lnks geschoben wrd: (De Vorzechen snd grau hnterlegt!) A Q M Da de letzte Stelle von Q ene Null st, wrd der Multplkand 0-mal zum Accumulator dazuaddert: A Q M Sete 48

49 Danach wrd ene Rechts-Shft-Operaton durchgeführt. De Vorzechen wandern somt um ene Stelle nach rechts: A Q M Nun zegt de letzte Stelle von Q ene Ens, wodurch der Multplkand 1-mal zum Accumulator dazuaddert wrd. A Q M Danach wrd ene Rechts-Shft-Operaton durchgeführt. De Vorzechen wandern somt um ene Stelle nach rechts: A Q M A Q M A Q M A Q M Nun steht das Vorzechen von Q drekt vor M. D. h.: De Multplkaton st fertg abgearbetet. De beden Vorzechen werden nun exclusv geodert (XOR) und an de 1. Stelle von Accumulator gestellt. Das alte Vorzechen von Q wrd vernchtet (zu Null gemacht!): A Q M Das Ergebns steht somt n Accumulator und Q. Anstatt Hardware: zwe 8-Bt-Regster (Q, M für X und Y; de ursprünglchen Zahlen) en 16-Bt-Regster (A für P; Ergebns) ene 7-Bt-Paralleladderer Shftoperaton A sen en paralleles Engabe-Shft-Regster genügt nun en 8-Bt-Regster und en 16-Bt-Regster (n dem A und Q gemensam stehen) Sete 49

50 Schaltung: Letwerksoperatonen: Lste der Steuersgnale: c 0 lösche Akku (0 Akku) c 1 lösche COUNT c 2 lade A(0) c 3 lade Multplkandenregster M vom INBUS c 4 lade Multplkatonsregster Q aus INBUS c 5 lade Hauptausgänge des Adderers nach A(1:7) c 6 wähle M oder O n den rechten Engang des Adderers c 7 Rechtsshft von A.Q c 8 erhöhe COUNT um 1 c 9 wähle c OUT oder M(0) Q(7) und lade nach A(0) c 10 lösche Q(7) c 11 transferere Inhalt von A nach OUTBUS transferere Inhalt von Q nach OUTBUS c 12 Sete 50

51 allgemene ALU: Befehle: Addton AC + DR AC Subtracton AC - DR AC Multplcaton DR MQ AC.MQ Dvson MQ / DR AC.MQ AND AC DR AC OR AC DR AC EXCLUSIVE-OR AC DR AC NOT AC AC 5 Prozessor Level (General Purpose Processor) 4 Gruppen von Komponenten Befehlsmengenprozessoren Specher E/A-Geräte Verbndungsnetzwerk Informatonsenheten Programme Datenmangen Transformatonsenheten Worte Wortmengen Typsche Fragestellungen Verarbetungszet für en Programm Wevel Specher Ausnutzung der Komponenten Control arbetet ncht mehr enzelne Befehle ab, sondern holt sch de Befehle aus dem Specher, wo das Programm steht. Sete 51

52 5.1 Konzept des URA: (Darstellung nach W. Händler) 1. Der Rechenautomat wrd logsch und räumlch n Tele zerlegt: Letwerk 2. En-/Ausgaben 2. Specherwerk Rechenwerk 2. Zu jedem Problem wrd ene Bearbetungsvorschrft (Algorthmus), das Programm, von außen engegeben und m Specher abgelegt. Erst deses Programm macht den Automaten arbetsfähg. De Struktur des Automaten st problemunabhängg. 3. Programm und Daten selbst m Specher. 4. Specher st Folge von Specherzellen, de durchnumerkert snd. De Nummer enes Pecherplatzes heßt sene Adresse. Über de Adresse kann der Inhalt gelesen oder geändert werden. 5. Programm besteht aus Folge von Befehlen (elementare Operatonen), de n konsekutven Specherzellen abgelegt snd und. a. n deser Rehenfolge abgearbetet werden; man erhält de Adresse des nächsten Befehls durch Erhöhung der Adresse um Es gbt Sprungbefehle, de bewrken, daß nach der Bearbetung des Befehls mt Adresse s ncht der Behfehl mt der Adresse s+1 ausgeführt wrd, sondern ener mt der Adresse t. 7. Es gbt bedngte Sprübnge, d. h. Sprung wrd nur ausgeführt, falls ene bestmmte Bednung erfüllt st. Sonst wrd der Befhel mt der nächsthöheren Adresse verwendet Entschedungen können n Abhänggket von zunächst unbekannter Größen getroffen werden. 8. Das duale Zahlensystem wrd benutzt. Grundstruktur der von Neumann Archtektur (URA) Sete 52

53 besteht aus 4 Telen: Letwerk: Programmablaufsteuerung E/A-Werk: En- und Ausgabe von Daten und Programmen Specherwerk: Programme und Daten spechern Rechenwerk: Durchführung von Rechenoperatonen und logschen Verknüpfungen Prozessor = CPU (Central Process Unt) = Rechenwerk + Letwerk Rechenwerk: st en Schaltwerk, Zustand Z st durch de n den Rechenwerksregstern enthaltenen Informatonen defnert. Engangsgrößen X snd de Operanden und de vom Letwerk kommenden Steuersgnale s v, Ausgangsgröße Y de Zwschenergebnsse und de Entschedungskrterene k m, de zum Letwerk zurückgehen. Das Rechenwerk enes Rechenautomaten muß außer arthmetschen auch logsche Operatonen durchführen können. Im englschen Sprachgebrauch hat man deshalt den begrff "arthmetc unt" zugusten des Begrffs "arthmetcal and local unt: ALU" aufgegeben. Snngemäß müßte man m Deutschen Begrffe wrd Verknüpfungswerk oder Verarbetungswerk wählen. Letwerk: steuert den Programmablauf koordnert de Zusammenarbet der enzelen Werke Den Programmablauf regelt das Befehlswerk, den Befehlsablauf de Operatonensteuerung. Zwschen beden legt de Funktonsentschlüsselung. Der Befehlstyp: Be den her angestellten Betrachtungen wrd stet angenommen, daß Enadresßbefehle vorlegen. Der Grundgedanke des Enadreßbefehls st das Akkumuleren der Zwschenergebnsse n enem besonderem Regster, dem Akkumulator, wobe zusätzlch angenommen wrd, daß sch der erste Operand berets m Akkumulator befnde, währen der zweter gemöß der angegebene Adresse aus dem Specher geholt wrd. Damt st es möglch, mt nur ener Adresse auszukommen. Befehlswerk: Es enthält de für de Programmsteuerung notwendgen Daten, nämlch n FB den geraden anstehen Befehl, wobe glt: (F) := Operatonstel des Befehls (Funktonstel) (B) := Adreßtel (z. B. Adresse des Operanden) Für alle Befehle gemensam und glech st de Befehlsholphase: en Befehlt wrd aus dem Specher geholt, der Befhelszählernhalt wrd um 1 erhöht. Sete 53

54 In der Entschlüsselungsphase trtt ene bretgefächerte Verzwegung en, jeder Befehl t wrd auf enem gesonderten Weg weterverfolgt. In der Ausführungsphase unterschedet man ver Befehlstypen: Verknüpfungsbefehle: Es wrd en Operand nach M geholt und mt dem Inhalt von A gemäß verknüpft. Enfache Specherbefehle: Der Inhalt des Akkumulators wrd an enen vorgegebenen Specherplatz gebracht. Sprungbefehle: s wrd entweder vor der nächsten Holphase gehalten oder zu ener anderen Adresse gesprungen. Bedngte Sprungbefehle: Her erfolgt der Sprung nur, wenn gewsse Bedngungen β erfüllt snd. Bem Start des Programmes wrd zunächst de Adresse des ersten Befehls n den Befehlszähler Z gebracht, dann wurd en Startsgnal gegeben. Der Programmablauf begnnt mt der Befehlsholphase des ersten Befehls. Im enzelen snd n der Befehlsholphase und den Ausführungsphasen folgende Transporte und Verknüpfungen durchzuführen: her fehlt etwas! 5.2 Desgn-Technk Prototypen unter gewssen Lestungsbedngungen Bestmmung der Lestung des Prototypen: ungenügend Redesgn PROTOTYPEN-BEISPIELE: System mt Backplane-Bus (IBM PC) System mt Prozessor-Specher-Bus (Apple Mac II) Sete 54

55 System mt Backplane-Bus und Prozessor-Specher-Bus (RS 6000, Slcon Graphcs) 5.3 Bewertung von Rechenanlagen Maßstäbe Geschwndgket Durchsatz Wartezet Auslastung rel. Lestung Zuverlässgket Benutzerfreundlchket Zel: Rechnerauswahl Rechnerentwurf Tunng von Rechenanlagen Lestung und Speedup relatve Lestung: Rechner A (t A ) st umd n% schneller als Rechner B (t B ) t A... Zet, de A für en Programm braucht Speedup = t t B A Hardwaremaße und Parameter CPU-Performance: CPI = Clocks Per Instructon mttlere Anzahl von Takten/Instrukton Sete 55

56 Operatonsgeschwndgketen: Als Maße denen: Befehlsausführungszeten (ADD, MULT,...) Taktfrequenzen MIPS: Mllons of Instructons Per Second MOPS: Mllons of Operatons Per Second MFLOPS: Mllons of FLoatngpont Operatons Per Second MLIPS: Mllons of Logcal Interferences Per Second Nachtel st de Abhänggket von: Befehlsvorrat untersuchtem Programm Wortlänge (32 bt oder 64 bt) globaler Systemstruktur (Ppelnng, Paralleltät) Vortel: gernger Aufwand MIXE (veraltet): Suche nach "mttleren" Operatonszet t : Ausführungszet für Maschnenbefehl ( z. B. Addton, Multplkaton) p : Realtve Häufgket des Maschnenbefehls von Neumann Mx: T = 2t A + t 3 M Wetere Mxe: GAMM, GIBSON, UNI "Weltformel" von Knght Kernprogramme: De Befehle enes Programmes werden gezählt. De Ausführungszeten der Befehle werden addert. De Programme werden ncht ausgeführt. Nachtel: SW wrd ncht berückschtgt be Paralleltätsegenschaften ncht durchführbar sehr vel Aufwand kaum en Vortel gegenüber MIXEN (werden daher kaum verwendet) Laufzetmessung bestehender Programme Vortel: Egenschaften von Software und de des Betrebssystems können gemessen werden Nachtel: Laufzetmessungen lefern nur Verglechszahlen, Subjektve Messung, vele Parameter Sete 56

57 Benchmarks Synthetsche Benchmarks: Nur zu Meßzwekcen erstellte Programme (Pogrammpakete). De Ausführungszeten werden gemessen. Mestens wrd de Laufzet mt der der VAX-11/780 verglchen. Numersche Vertreter: Whetstone Drystone ncht numersche Vertreter: Seve Puzzle Ackermann Hano 8 Damen Kernels: Das snd kurze, numersche Programme, de aber ncht auf das jewelge Anwenderprofl engehen. Vertreter: Lvermore Loops Lnpack Geschchte zu Lnpack: IBM hatte ene optmal complerte Verson des Lnpacks und hat dese n ener hrer Maschnen mplementert. Als nun Lnpack getestet werden sollte, erkannte de Maschne das Testprogramm und führte mttels ener Schaltung "swtch to Lnpack" de vorher enprogrammerte Testverson aus, und war somt am schnellsten. Man vermutet, daß andere PC-Hersteller n ähnlcher Weser vorgngen, jedoch war IBM der Hersteller, dem man auf de Schlche kam. Reale Programme lefern allerdngs den besten Verglech. Am besten st ene Arbetslast (Workload) der egenen Maschne Messungen des Betrebs bestehender Anlagen Dafür werden sogenannte Montore verwendet. En Montor st en Aufzechnungselement von "Eregnssen" m Rechner. Es gbt HW-, FW- und SW-Montore. Varanten des Montorng: Kontnuerlche/Sporadsche Messung Gesamtdaten (tracng)/überschtsdaten (pre processng) Echtzetverabetung/spätere Verarbetung (post processng) Benutzernformaton/Systemnformaton HW-Messung/SW-Messung Sete 57

58 Folgende Probleme treten auf: ene Gesamtdatenaufzechnung ergbt ene enorme Datenmenge sporadsche Messungen snd dagegen gegebenenfalls falsch SW & FM Montore messen sch selbts mt (se fügen zusätzlchen Code en, wodurch es vorkommen kann, daß en Programm ncht mehr läuft, wenn man den Montor entfernt) HW Montore setzen enen Physkalschen Zugang voraus Modelltheoretsche Verfahren Erstellung von Ablaufmodellen mt Annahmen über Struktur und Betreb des Rechners und über Prozesse Smulaton: Programmerte Nachbldung des zu untersuchenden Systems, um verschednene Systemparameter zu ermtteln event drven trace drven Analytsche Modelle: Untersuchung des dynamschen Ablaufverhaltens m System und de Aufdeckung von Engpässen. Beruht mestens auf stochastschen Modelln (Warteschlangensystem). Mestens müssen stark verenfachende Annahmen getroffen werden, damt ene geschlossene Lösung möglch st. Daher werden oft Smulaton und analytsche Modelle gemensam verwendet Zuverlässgket enes Systems Der Ausfall enes Rechners kann katastrophale Folgen haben: Echzetbetreb: Produktonsausfälle n Walzwerk Netzwerkbetreb: Lestungsverlust Telnehmerbetreb: lange Wartezeten Vorsorge: stand by: Verdoppelung und be Ausfall umschalten fal soft: Ausfall reduzerte Lestung (be Multprozessoren) verglechen: parallel arbetende Elemente erzeugen gleches Ergebns (Valuator; "goldene Element") Sete 58

59 5.4 Rechnerarchtektur Defnton der Rechnerarchtektur De Rechnerarchtektur st de Schnttstelle zwschen Hardware und Software De Rechnerarchtektur beschrebt de bestehenden und zukünftgen Rechnerarchtekturen. De Rechnerarchtektur betrachtet den Aufbau und de Egenschaften von Rechenanlagen, hren Komponenten und deren Zusammenwrken. Rechnerarchtektur (Defnton): allgemene Strukturlehre mt hren Hlfsmtteln ngeneurwssenschaftlche Dszpln, de bestehende und zukünftge Rechenanlagen beschrebt, verglecht, beurtelt, verbessert und entwrft betrachtet dabe Aufbau und Egenschaften der ganzen Rechenanlage, deren Tele (Komponenten) und Verbndungen Schchten ener Computerarchtektur Befehlsarchtektur: De Beschrebung des Verhaltens enes Rechners auf ener abstrakten Ebene. Des umfaßt alles, was nach außen schtbar zur Software st: Maschnentypen, Befehlssatz, Unterbrechungssystem, usw. Implementerung: De Darstellung der nternen Struktur und Arbetswese auf ener abstrakten Beschrebungsebene. Des benhaltet Rechnerstruktur: statsche Topologe der Hardware-Betrebsmttel und hre Verbndungen Informatonsstruktur: de nterne Repräsentaton von Code und Daten auf den hardware-betrebsmtteln, z. B. de logsche Struktur der Sgnale, de Specherstruktur, usw. Operatonsprnzp: de Darstellung, we de Informatonsstruktur unter Berückschtgung der Betrebsmttel manpulert wrd (z. B. we wrd en Befehl abgearbetet?) Realserung: we wrd das Ganze n Hartdware gegossen? Sete 59