Aufgabe 1: Diskutieren Sie die Unterschiede bzw. die Vorteile und Nachteile der Mealy- und Moore- Zustandsmaschinen.

Transkript

1 Üungen zur Vorlesung Technische Informtik I, SS 2 Huck / Guenkov-Luy / Prger / Chen Üungsltt 3 Asynchrone Schltungen / Technologische Grundlgen / Progrmmierre Logische Busteine Aufge : Diskutieren Sie die Unterschiede zw. die Vorteile und Nchteile der Mely- und Moore- Zustndsmschinen. Lösung: Moore-Mschine (nch E. Moore, Bell Ls): Ausge Y hängt nur vom internen Zustnd S: Mely-Mschine (nch G. Mely, IBM): Ausge Y hängt von Einge E und internem Zustnd S: Moore-Mschine Mely-Mschine Vorteile Nchteile Vorteile Nchteile Einfchere technische Am Ausgng git es keine Am Ausgng git es Schwerere Relisierung im Vorkenntnisse üer die Vorkenntnisse üer die Vergleich mit der Eingngszustände E(t). Eingngszustände E(t). Mely-Mschine Flls m Eingng Flls m Eingng (Einfchere unerwrtete Zustände unerwrtete Zustände Ausgelogik) erscheinen, knn die Ausgngssignle nhezu synchron zum Tkt. Ds Signl E(t) ewirkt ein estimmtes Signl Y(t) Ausgelogik nicht entsprechend regieren (z.b. ei RS-Flip-Flops). erscheinen, knn die Ausgelogik entsprechend regieren. technische Relisierung im Vergleich mit der Moor-Mschine (Komplexere Ausgelogik) Für diesele Aufge Asynchrone können Automten mit Eingngssignle ewirken wenigen Zuständen synchrone entworfen werden (im Ausgngssignle. Vergleich mit der Moore- Signl Competitions Mschine). (Asynchronität der Signle Ausgezustände üer die m Eingng der Schltfronten sind Ausgelogik) zwischen möglich. E(t) und S(t). Dssele Signl E(t) knn unterschiedlichen Y(t) ewirken.

2 Aufge 2: Gegeen ist die folgende Schltung:. Ist die Schltung ls synchron oder synchron zu klssifizieren?. Zeichnen Sie ds Zeitdigrmm der Schltung c. Stellen Sie ds Üergngsdigrmm und die Üergngstelle der Schltung dr d. Ws für Funktionen ht diese Schltung? Lösung:. Die Schltung ist ein synchrones Schlwerk, d die Tkteingänge des zweiten und des dritten Flip-Flops nicht mit dem Systemtkt C eschltet sind.. Zeitdigrmm c. Üergänge Üergngsdigrmm

3 Üergngstelle q2(lt) q(lt) q(lt) q2(neu)=d2(lt) q(neu) =d(lt) q(neu) =d(lt) d. Die Schltung knn ls Mod-8-Zähler oder ls Frequenzteiler verwendet werden. Aufge 3: Welche Funktionlität ht die folgende CMOS-Schltung (Begründung!)? Die einzelnen Trnsistoren funktionieren folgendermßen: n-mos p-mos Gte-Source Spnnung Gte-Source Spnnung 5V leitet -5V leitet V sperrt V sperrt Lösung: Ds ist ein NOR Gtter.

4 Für die Pegel von A und B ergeen sich folgende Konstelltionen: A= (mit Msse verunden): Q leitend, Q3 sperrt A= (mit VDD/Versorgungsspnnung 5-5V verunden): Q sperrt, Q3 leitend B=: Q2 leitend, Q4 sperrt B=: Q2 sperrt, Q4 leitend Wenn Q und Q2 leitend sind, sind Q3 und Q4 gesperrt, d.h. Y liegt n VDD, Y=. Die Verindung zu Msse ist durch die gesperrten Trnsistoren nhezu getrennt. Wenn Q oder Q2 gesperrt sind entweder Q3 oder Q4 (oder eide) leitend, wodurch Y n Msse geunden ist, Y=. Die Verindung zu VDD ist dgegen durch wenigstens einen gesperrten Trnsistor Q oder Q2 getrennt. Die Trnsistoren verknüpfen lso Y immer mit VDD oder Msse und sperren gleichzeitig zur jeweils nderen Seite, um einen Kurzschluss zu vermeiden. Aus der Beschltung ergit sich die Funktionlität eines NOR-Gtters. Aufge 4: Relisieren Sie die Funktionen A<B A kleiner B, A=B A gleich B, A>B A größer B und Α<>B A ungleich B (A und B sind 2-Bit Binärzhlen) mit den folgend gezeigten PROM, PAL und PLA. Welche Relisierung ist die günstigste?

5 Lösung: X < Y = Z > W <> Minimierte Funktionen: X = Y = Z = W =. PROM Nichtminimierte Funktion, kleinsten Progrmmierufwnd Z W X Y

6 . PAL Teilweise-minimierte Funktion, mittleren Progrmmierufwnd W X Y Z c. PLA Minimierte Funktion, größten Progrmmierufwnd W X Y Z

7 Aufge 5: Gegeen ist ein progrmmierrer Logik-Bustein vom Typ GAL2RA, dessen Logik- Mkrozelle gemäß folgendem Bild ufgeut ist Die zusätzlichen Flip-Flop Eingänge hen hier folgende Bedeutung: AR Asynchronous Reset AP Asynchronous Preset PL Prllel Lod (Dten werden von PD eingelesen) PD Prllel Dt (Dteneingng für prlleles Lden) Hinweis: Die Beschreiung des Busteins GAL2RA sehen Sie ls Anlge zu der Üung.. Erklären Sie die Bedeutung der einzelnen Komponenten. Wozu dient ds XOR- Gtter(XOR(n) ist für jede Mkrozelle mit oder progrmmierr)? Welchen Sinn ht der Multiplexer m Ausgng des Flip-Flops?. Einwerfen Sie ein JK-Flip-Flop, enutzen Sie dei ds D-Flip-Flop des GAL2RA. Wie müssen die Komponenten des Busteins eschltet werden? Lösung:. Multiplexer Flip- Flop Ausgng Direkter Ausgng der UND-Mtrix Ausgng ktivieren Tkt und Steuereingng des Multiplexers Asynchronous Preset Asynchronous Reset UND- Mtrix Eingänge (wie PAL) Normler und negierter Ausgng des Flip-Flops Eingng (Progrmmiermodus) / Ausgng des Flip-Flops oder der UND-Mtrix(Betriemodus) XOR normler Eingng des Flip-Flops negierter Eingng des Flip-Flops

8 . Die Aildungen zeigen nur Ausschnitte des Busteins GAL2RA und nur die Komponenten, die für die jeweilige Lösung enutzt worden sind. Die gru gekennzeichneten Komponenten sind Zustzkomponenten. Systemtische Lösung: J K Q(t) Q(t2) D Nch Minimierung: Q(t) Q(t) Q(t) Q(t) J Q K Q Alterntive Lösung (unsystemtisch und synchron):